[发明专利]半导体器件及制造半导体器件的方法

说明书

技术领域

本发明涉及一种半导体器件以及制造该半导体器件的方法。

背景技术

常规上，公知的是包括碳化硅(SiC)的半导体器件(例如，日本专利特开No.10-125905(PTL 1))。PTL 1公开了通过执行下列步骤来减小具有外延层的半导体衬底的翘曲。

具体来讲，首先，在n⁺型单晶SiC半导体衬底上顺次堆叠n^-型外延层和p型外延层，以形成SiC衬底。然后，用光刻法在SiC衬底的表面中形成多个沟槽。然后将SiC衬底放置在加热器中并对其进行热处理。因此，根据PTL 1，在形成外延层期间产生的内部应力被释放，并且这些沟槽有利于SiC衬底的表面的运动，以校正SiC衬底的翘曲。

引用列表

专利文献

PTL 1：日本专利特开No.10-125905

发明内容

本发明要解决的技术问题

在PTL 1中，然而，为了减小翘曲，在制造半导体器件的工艺之前，来形成沟槽。一般来讲，在制造SiC半导体器件的工艺期间，当利用杂质对半导体层进行掺杂时，在高温下注入离子，因而要求形成厚的掩膜层。因此，尽管在PTL 1中所描述的制造半导体器件的方法可以校正初始的翘曲，但利用该方法却难以减小在掩膜层形成期间产生的翘曲。

另外，通常具有高击穿电压的SiC半导体器件还需要具有厚绝缘膜。因而，利用在PTL 1中所描述的制造半导体器件的方法，难以减小在绝缘膜形成期间产生的翘曲。

此外，如果不能减小在制造工艺期间产生的翘曲，则所制造的半导体器件的性能会由于曝光失败、面内变化等而下降。

因此，本发明的目的是要提供一种制造半导体器件的同时减小在半导体器件的制造工艺期间产生的翘曲的方法。

本发明的另一个目的是要提供一种具有改进性能的半导体器件。

解决问题的方案

本发明人发现，制造半导体器件时，与半导体衬底的翘曲相比，在半导体器件的制造工艺期间产生的翘曲具有更大的影响。

为此，本发明的制造半导体器件的方法包括下列步骤：在SiC衬底上形成由SiC制成的半导体层，在该半导体层上形成膜，以及在该膜中形成沟槽。

根据本发明的制造半导体器件的方法，在半导体层上形成的膜中，形成沟槽。因此，可以减小由该膜导致的翘曲。因此，可以减小在半导体器件的制造工艺期间产生的翘曲。

优选地，在上述制造半导体器件的方法中，在形成膜的步骤中，所述膜为掩膜层和绝缘膜中的至少一个。

如果形成掩膜层用于离子注入，则可以通过在该掩膜层中形成沟槽，来减小在半导体层中产生的翘曲。如果形成绝缘膜以便实现具有高击穿电压的半导体器件，则可以通过在该绝缘膜中形成沟槽来减小在半导体层中产生的翘曲。

优选地，在上述制造半导体器件的方法中，在形成沟槽的步骤中，以格子图案来形成沟槽。

因此，可以沿划片线来容易地形成沟槽。因此，可以抑制对芯片的损伤，并且可以在制造工艺期间减小翘曲。

包括具有层间绝缘膜的芯片的本发明的半导体器件包括沟槽，所述沟槽被形成在层间绝缘膜中以横跨芯片。

根据本发明的半导体器件，形成层间绝缘膜时，在层间绝缘膜中形成的沟槽减小翘曲。因为在减小了翘曲影响的情况下制造器件的，所以可以抑制半导体器件的性能变化。此外，在芯片之间形成的沟槽可以抑制对芯片的损伤。因此，可以实现具有改进性能的半导体器件。

本发明的有益效果

如上所述，根据本发明的制造半导体器件的方法，在制造半导体器件的同时，减小在半导体器件的制造工艺期间产生的翘曲。此外，根据本发明的半导体器件，能够实现具有改进性能的半导体器件。

附图说明

图1是本发明实施例中的半导体器件的示意性横截面图。

图2是示意性示出了本发明实施例中的一个芯片的、沿图1中的II-II线截取的示意性横截面图。

图3是图示出本发明实施例中的制造半导体器件的方法的流程图。

图4是用于解释本发明实施例中的制造半导体器件的方法中的步骤的示意性横截面图。

图5是用于解释本发明实施例中的制造半导体器件的方法中的步骤的示意性横截面图。

图6是用于解释本发明实施例中的制造半导体器件的方法中的步骤的示意性横截面图。

图7是沿图6中的VII-VII线截取的、用于解释本发明实施例中的制造半导体器件的方法中的步骤的示意性横截面图。