[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及一种使用氧化物半导体的半导体装置及其制造方法。

本说明书中，半导体装置通常指的是能够通过利用半导体特性操作的装置，因此电光装置、半导体电路及电子设备都是半导体装置。

背景技术

近年来，一种利用形成在具有绝缘表面的衬底上的半导体薄膜(厚度大约为几nm至几百nm)来形成薄膜晶体管(TFT)的技术备受瞩目。薄膜晶体管被广泛地应用于如IC及电光装置之类的电子装置，尤其是对作为图像显示装置中的开关元件的TFT的开发日益火热。金属氧化物的种类繁多且用途广泛。氧化铟作为较普遍的材料被用作液晶显示器等所需要的透明电极材料。

某些金属氧化物具有半导体特性。作为具有半导体特性的金属氧化物的示例，例如可以举出氧化钨、氧化锡、氧化铟、氧化锌等。已知一种将这种具有半导体特性的金属氧化物用作沟道形成区的薄膜晶体管(专利文献1及专利文献2)。

[专利文献1]日本专利申请公开2007-123861号公报

[专利文献2]日本专利申请公开2007-96055号公报

发明内容

当在绝缘表面上形成多个薄膜晶体管时，例如存在栅极布线和源极布线彼此交叉的部分。在所述栅极布线和源极布线彼此交叉的部分处，在栅极布线和其电位与该栅极布线不同的源极布线之间设置有作为电介质的绝缘层，而在栅极布线和源极布线之间形成电容。该电容也被称为布线间的寄生电容，并可能导致信号波形产生畸变。此外，当寄生电容较大时，可能导致信号传输延迟。

另外，寄生电容的增加会引起其中布线间电信号泄漏的串扰现象，或使功耗增大。

另外，在有源矩阵型显示装置中，尤其是当提供视频信号的信号布线与其他的布线或电极之间形成有较大的寄生电容时，可能导致显示质量下降。

另外，当谋求电路的微细化时，布线间隔变窄，而有可能导致布线间的寄生电容增加。

本发明的一个实施方式的目的之一在于提供一种具有能够充分降低布线间的寄生电容的结构的半导体装置。

当在绝缘表面上形成驱动电路时，优选用于驱动电路的薄膜晶体管的操作速度较快。

例如，当减小薄膜晶体管的沟道长度(L)或增加薄膜晶体管的沟道宽度W时，可以提高操作速度。但是，当减小沟道长度时，发生开关特性例如导通截止比(on-off ratio)降低的问题。另外，当增加沟道宽度W时，发生薄膜晶体管自身的电容负载增加的问题。

本发明一个实施方式的另一目的在于提供一种半导体装置，该半导体装置具备即使沟道长度较短也具有稳定的电特性的薄膜晶体管。

当在绝缘表面上形成多个彼此不同的电路时，例如，当将像素部和驱动电路形成在一个衬底上时，需要优越的开关特性。例如，对于用于像素部的薄膜晶体管，要求高的导通截止比，而对于用于驱动电路的薄膜晶体管，要求高的操作速度。尤其是，随着显示装置的清晰度变高，显示图像的写入时间减小。因此，优选地，用于驱动电路的薄膜晶体管高速操作。

本发明的一个实施方式的另一目的是提供一种半导体装置的制造方法，通过其在一个衬底上形成多种薄膜晶体管来形成多种电路。

在绝缘表面上形成第一氧化物半导体层及第二氧化物半导体层，然后对这些氧化物半导体层进行构图。将所得到的氧化物半导体层用作薄膜晶体管的半导体层。特别地，当在一个衬底上形成多种薄膜晶体管时，使用第一氧化物半导体层和第二氧化物半导体层的叠层作为至少一个薄膜晶体管的半导体层。

在使用第一氧化物半导体层和第二氧化物半导体层的叠层的底栅结构的薄膜晶体管中，在与栅电极层重叠的一部分氧化物半导体层上形成与其接触的作为沟道保护层的氧化物绝缘层。在与形成该绝缘层的同一步骤中，形成覆盖所述氧化物半导体层的叠层的周缘部(包括侧表面)的氧化物绝缘层。

当提供了覆盖第一氧化物半导体层和第二氧化物半导体层的叠层的周缘部(包括侧表面)的氧化物绝缘层时，栅电极层和形成在栅电极层上方或周缘的布线层(诸如，源极布线层及电容器布线层等)之间的距离增大从而可以减少寄生电容。

氧化物绝缘层覆盖第一氧化物半导体层及第二氧化物半导体层的端部(周缘及侧表面)，从而可以减少泄漏电流。

在与沟道保护层同一步骤中形成覆盖第一氧化物半导体层和第二氧化物半导体层的叠层的周缘部的氧化物绝缘层。因此，可以在不增加步骤数的情况下减少寄生电容。

此外，覆盖第一氧化物半导体层和第二氧化物半导体层的叠层的周缘部(包括侧表面)的氧化物绝缘层使得可以降低寄生电容，并抑制信号波形的畸变。