[发明专利]非易失性存储器的层级式交点阵列

权利要求书

1.一种装置，包括：

非易失性存储器单元的交点阵列，被排列为诸个行和列；

选择电路，用于激活第一存储器单元块并停用第二存储器单元块；以及

读取电路，用于藉由将第一阻性状态编程至至少一个第一块选择组件并将第二阻性状态编程至至少一个第二块选择组件，读取第一存储器单元块中的预定存储器单元的逻辑状态，并且具有减少的漏电流。

2.如权利要求1所述的装置，其特征在于，所述诸个行定义了第一存储器单元块和所述第二存储器单元块。

3.如权利要求1所述的装置，其特征在于，所述第一和第二存储器单元块沿着每个列串联连接。

4.如权利要求1所述的装置，其特征在于，所述选择电路包括：块选择组件，连接在用于每个块和列的全局控制线和全局选择控制线之间。

5.如权利要求4所述的装置，其特征在于，每条全局控制线连接到与存储器单元块的数目相等的仅仅那些数目的块选择组件。

6.如权利要求4所述的装置，其特征在于，单个全局选择控制线对被选中的存储器单元块的所有块选择组件的阻性状况进行编程。

7.如权利要求4所述的装置，其特征在于，所述块选择组件被表征为可编程金属化单元(PMC)。

8.如权利要求4所述的装置，其特征在于，所述块选择组件与二极管串联连接。

9.如权利要求1所述的装置，其特征在于，所述非易失性存储器单元包括阻性感测组件(RSE)。

10.如权利要求7所述的装置，其特征在于，所述RSE包括阻性随机存取存储器(RRAM)单元。

11.如权利要求1所述的装置，其特征在于，还包括：单向流设备，防止低于预定阈值的电流流过所述块选择组件。

12.一种方法，包括如下步骤：提供排列为诸个行和列的非易失性存储器单元的交点阵列、选择电路、以及读取电路，所述选择电路用于激活第一存储器单元块并停用第二存储器单元块，所述读取电路用于藉由将第一阻性状态编程至至少一个第一块选择组件并将第二阻性状态编程至至少一个第二块选择组件来读取第一存储器单元块中的预定存储器单元的逻辑状态，并且具有减少的漏电流。

13.如权利要求12所述的方法，其特征在于，所述选择电路包括：块选择组件，连接在用于每个块和列的全局控制线和全局选择控制线之间。

14.如权利要求13所述的方法，其特征在于，每条全局控制线连接到与存储器单元块的数目相等的仅仅那些数目的块选择组件。

15.如权利要求13所述的方法，其特征在于，单个全局选择控制线对被选中的存储器单元块的所有块选择组件的阻抗状况进行编程。

16.如权利要求13所述的方法，其特征在于，所述块选择组件被表征为可编程金属化单元(PMC)。

17.如权利要求13所述的方法，其特征在于，通过使电流流过所述全局控制线和所述全局选择控制线而对所述块选择组件进行编程。

18.如权利要求12所述的方法，其特征在于，阻性感测组件(RSE)被连接在行和列之间。

19.如权利要求12所述的方法，其特征在于，当读取所述预定存储器单元时对漏电流的量进行测量。

20.一种装置，包括：

非易失性存储器单元的交点阵列，被排列为诸个行和列；

选择电路，用于激活第一存储器单元块并停用第二存储器单元块，其

中若干个选择线被耦合至所述第一存储器单元块和所述第二存

储器单元块；以及

读取电路，用于藉由将第一阻性状态编程至至少一个第一块选择组件并将第二阻性状态编程至至少一个第二块选择组件，读取第一存储器单元块中的预定存储器单元的逻辑状态，并且具有减少的漏电流，其中第一全局控制线管理所述第一块选择组件中的每一个，第二全局控制线管理所述第二块选择组件中的每一个，并且其中第一和第二选择组件中的每一个都驻留在非易失性存储器单元和所述全局控制线之间的公共水平面中。