[发明专利]具有高电压容量的高电容多层

说明书

对相关申请的交叉引用

本申请要求于2009年7月1日提交的待审美国临时申请第61/222,296号的优先权。

技术领域

本发明涉及每单位体积具有高电容的电容器。具体来说，本发明涉及改进的导电内部电极设计，其中改善了电极层叠并因而改善了电容，同时具有高额定电压并消除了闪络(no arc-over)。

背景技术

传统的高电压电容器设计(如用于≥500Vdc)通常在同一多层陶瓷器件封装内包括2个或更多个串联的电容器。这些串联设计对于增大有效电压是有效的，因为有效电压被分配在两个电容器之间。串联布置的电容器还有助于减少表面闪络的发生。但是，串联器件的有效电容C_eff显著降低，因为1/C_eff＝∑1/C_n，其中n为串联的电容器数量。

因此业内人员必须在高电压容量的期望与高电容的期望之间取得均衡，其中高电压容量可以通过串联电容器来改善，而串联电容器会使电容降低。

对于高达约2500Vdc的电压，可以使用标准MLCC设计通过涂敷电容器自身或者涂敷板或组合器件，以在最少闪络(flash over)的情况下增大电容。在各个单片多层电容器的情况下附接了引线，并且该部分被环氧化物涂敷。这种方法的一个显著缺陷是，引线部分通常无法在自动表面安装组合处理中使用，并且引线和环氧化物需要额外的成本。

美国专利第6,134,098中描述了一种减轻闪络相关问题的方法，其中将低K电介质层用在串联电容器设计的顶部和底部。尽管这种方法在减少闪络方面有效，但其仍然是串联电容器设计，并且如上文所述有效电容较低。此外，由于在焙烧(firing)期间产生了热应力，因此各种材料的热膨胀系数之间的差异也会造成问题。

SHIMIZU MICHINAO、ITO KAZUNORI和KOMATSU TOSHIAKI的日本专利摘要2006-066831公开了一种提高了表面放电的起始电压的多层陶瓷电容器设计。为了实现这种效果，需要使用多个内部电极印刷的串联布置的电容器。

涂敷各个部分并同时保留表面安装的能力，可以阻止闪络。Duva的美国专利6,627,529以及相关美国专利6,683,782描述了对多层陶瓷电容器应用对二甲苯聚合物涂敷的益处和方法，上述专利的内容通过引用并入本文。涂敷各个部分或最终组件会使成本过高，因此这些方法被限制在电子产业的高附加值应用中。

电容C由如下公式定义：C＝ε_rε₀An/t；其中ε_r是电介质的相对电容率；ε₀是等于自由空间电容率的常数；A是每个内部导电层的重叠面积，也称作有效面积(active)；n是有效面积的数量，t是电极之间的间隔距离或厚度。因此，始终存在着增大层数和重叠面积同时减小层间隔的期望。增大电压的努力通常与这些期望中的一个或多个相抵触。

例如，在Bultitude等人的美国专利第7,336,475号中公开的较新的方法中，使用了屏蔽电极，其通过禁止表面闪络来允许高电压容量，同时在非串联设计中保留相对较高的重叠面积以提供高电容，该专利的内容通过引用并入本文。这种设计组合了顶部和底部屏蔽电极，其通过与屏蔽物接触的端子，能够防止反向充电电极下方发生闪络。该专利还描述了起到类似作用的侧面屏蔽，其在重叠有源电极的同时通过连接至相反极性的端子来对沿着该部分侧面的每个有源电极进行保护，以防止闪络。

同样是Bultitude的美国专利公开第2009/0052111号描述了通过使用旋涂应用的聚酰亚胺涂敷来进一步提高击穿电压，该专利的内容通过引用整体并入本文。相关美国专利公开第2009/0052112号描述了在端子和相对的电极之间进行屏蔽的必要，该专利的内容通过引用整体并入本文。在两种情况下，描述的MLCC设计均使用了连接至相对端子的侧面屏蔽。

在每个有源层中存在连接至相对端子的侧面屏蔽会带来在屏蔽和有源电极之间形成击穿路径的风险。该路径可能由于污染或者电极印刷工艺期间的电极“渗出(bleed out)”而形成，其可能导致电容器的短路和灾难性故障。此外，尽管现有技术设计相比串联设计具有更多的重叠并因此具有更高的电容，但侧面屏蔽也占据了相当大的对电容无贡献的面积。侧面屏蔽所占据的面积降低了作为总体积的函数的可获得电容，因为屏蔽占据的面积无法用于电极重叠。

尽管现有技术已经取得了相当的进步，但对于具有最少闪络的用于高电压应用的具有改进电容的电容器的需求仍长期存在。本发明提供这种电容器。