[发明专利]封装体堆叠装置中的层叠芯片封装体及其组装方法、以及包含该层叠芯片封装体的系统

说明书

技术领域

所公开的实施例涉及半导体微电子器件及其封装工艺。

附图简述

为了理解获得实施例的方式，将通过参照附图提供对以上简述的多个实施例的更具体描述。这些附图描绘了不一定按比例绘制的实施例，且不应被认为是对范围的限制。将通过使用附图更为具体且详细地描述并说明一些实施例，在附图中：

图1a是根据示例实施例的用于层叠管芯封装体的安装衬底和插入件装置的横截面图；

图1b是根据实施例的图1a中描述的该装置在进一步处理之后的横截面图；

图1c是根据实施例的图1b中描述的该装置在进一步处理之后的横截面图；

图1d是根据实施例的图1c中描述的该装置在进一步处理之后的横截面图；

图1e是根据示例实施例的已与进一步处理之后的图1d中描述的该装置相组合的封装体堆叠层叠芯片装置的横截面图；

图2a是根据示例实施例的用于层叠管芯封装体的安装衬底和插入件装置的横截面图；

图2b是根据示例实施例的从进一步处理之后的图2a中描述的该装置组合而来的封装体堆叠层叠芯片装置的横截面图；

图3a是根据示例实施例的在处理期间的混合管芯装置的横截面图；

图3b是根据实施例的图3a中描述的该装置在进一步处理之后的横截面图；

图4是根据示例实施例的用于层叠管芯封装体的插入件装置的横截面图；

图5是根据实施例的将支承封装体堆叠装置的混合管芯装置的横截面图；

图6是根据实施例的将支承封装体堆叠混合管芯装置的混合管芯装置的横截面图；

图7是根据实施例的将支承封装体堆叠装置的混合管芯装置的横截面图；

图8是根据示例实施例的制程和方法流程图；以及

图9是根据实施例的计算机系统的示意图。

具体描述

现将参照附图，在附图中可能向相似结构提供了相似的下标附图标记。为了最清楚地示出多个实施例的结构，本文中所包含的附图是集成电路结构的图解表示。因此，所制造结构的实际外观(例如显微照片中的实际外观)可能有所不同，但仍包含声明要求保护的所示实施例的结构。此外，附图可能仅示出理解所示实施例所必需的结构。本领域已知的附加结构未被包括在内，以保持附图的清楚。尽管在同一句子中可能提到处理器芯片和存储器芯片，但应当理解它们是等效结构。

本说明书通篇中，对“一个实施例”或“一实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。因此，在本公开内容通篇中的多个位置中，短语“在一个实施例中”或“在实施例中”的出现不一定全部指的是同一实施例。而且，特定特征、结构、或特性可按照任何合适的方式在一个或多个实施例中组合。

通过参照X-Z或Y-Z坐标可理解诸如“上方”和“下方”之类的术语，且通过参照所示X-Y坐标可理解诸如“毗邻”之类的术语。

图1a是根据示例实施例的用于层叠管芯封装体的安装衬底和插入件装置100的横截面图。以分解图垂直地(Z方向)描绘该装置100，该装置100包括封装衬底110和插入件130。封装衬底110包括用于接受处理器的管芯面112，以及用于耦合至诸如板之类的外部通信的底面(land side)114。该“板”可以是用于诸如无线通信装置之类的手持设备的外部或近外部结构。该封装衬底110包括在该管芯面112上的底部芯片覆盖区域116。在本文所公开的后续附图中，通过将所示处理器投影到所示安装衬底的相应诸个管芯面，可查明该底部芯片覆盖区域116。

封装衬底110包括底面球栅阵列，该球栅阵列的一个球形焊盘用附图标记118表示。在一实施例中，该球形焊盘118包括表面精整层120。该表面精整层120被配置为是比球形焊盘118更少负电性的金属。根据一实施例，该表面精整层120通过电镀形成。替代地，该表面精整层120通过无电镀覆形成。

在一示例实施例中，球形焊盘118是铜，且表面精整层120是镀在铜上的镍-钯-金合金。在一实施例中，该表面精整层120是镀在铜上的镍-金合金。在一实施例中，该表面精整层120是镀在铜上的铜-金。

在一示例实施例中，球形焊盘118是铜，且表面精整层120是诸如芳基-苯基咪唑之类的有机保焊剂(OSP)组合物。在一示例实施例中，表面精整层120具有从到的厚度，且为芳基-苯基咪唑。