[发明专利]具有主动输出阻抗匹配的缓冲器

说明书

相关申请案

本申请案主张2009年5月21日申请的标题为“具有使用前台校准以获得高线性和准确阻抗控制的主动阻抗匹配的缓冲器(Buffer with active impedance matching using foreground calibration for high linearity and accurate impedance control)”的第61/180,422号美国临时专利申请案的优先权，所述临时申请案的全部内容特此以引用的方式并入本文中。

技术领域

本发明涉及电子电路设计，且明确地说，涉及具有主动输出阻抗匹配的电压缓冲器的设计。

背景技术

在电子电路设计的技术中，提供缓冲器以使输入信号(例如，输入电压)能够有效地驱动负载。缓冲器可用作(例如)模拟及数字应用(例如视频、音频、串行二进制数据等)的驱动器。缓冲器设计的目标包括最小化缓冲器自身的电力消耗，以及通过最小化归因于阻抗失配的来自负载的反射来将电力有效地传递到所述负载。因为所使用的低供应电压可能负面地影响缓冲器输出与负载之间的线性及阻抗匹配，所以在亚微米CMOS工艺中的缓冲器设计呈现额外挑战。

将需要提供用于设计缓冲器的技术，所述缓冲器能够以通常在亚微米CMOS工艺中出现的低供应电压进行工作，且进一步具有主动输出阻抗匹配能力以优化去往广泛范围的负载的电力传递。

发明内容

附图说明

图1说明使用缓冲器的示范性系统。

图2A说明包括缓冲器的现有技术实施方案的系统。

图2B说明包括缓冲器的另一现有技术实施方案的系统。

图2C说明包括缓冲器的现有技术实施方案的系统，所述缓冲器是基于图2B中所描述的缓冲器。

图3说明包括根据本发明的缓冲器的示范性实施例的系统。

图4说明包括缓冲器的示范性实施例的系统，所述缓冲器具有用于使缓冲器的输出阻抗与负载匹配的调谐模块。

图4A说明具有可变大小的共源极晶体管及可变大小的共源共栅晶体管的缓冲器的操作。

图5说明用于校准图4中所描述的缓冲器的输出电阻以使V1与Vout相等的系统的示范性实施例。

图6说明根据本发明的校准并操作图5中所展示的缓冲器的示范性方法。

图7说明根据本发明的用于使用输入电压来驱动负载的方法的示范性实施例。

具体实施方式

下文中参看附图更全面地描述本发明的各种方面。然而，本发明可以许多不同形式来体现，且不应被解释为限于遍及本发明所呈现的任何特定结构或功能。而是，提供这些方面以使得本发明将为透彻及完整的，且将完整地将本发明的范围传达给所属领域的技术人员。基于本文中的教示，所属领域的技术人员应了解，本发明的范围既定涵盖本文中所揭示的本发明的任何方面，无论其独立于本发明的任何其它方面实施还是与本发明的任何其它方面组合实施。举例来说，使用本文中所阐述的任何数目的方面，可实施设备或可实践方法。另外，本发明的范围既定涵盖使用除了本文中所阐述的本发明的各种方面以外或不同于本文中所阐述的本发明的各种方面的其它结构、功能性或结构及功能性来实践的此类设备或方法。应理解，本文中所揭示的本发明的任何方面可通过技术方案的一个或一个以上元素来体现。

下文中结合附图所阐述的具体实施方式既定作为本发明的示范性方面的描述，且不希望表示可实践本发明的仅有示范性方面。遍及此描述所使用的术语“示范性”意指“充当实例、例子或说明”，且不必解释为比其它示范性方面优选或有利。具体实施方式出于提供对本发明的示范性方面的透彻理解的目的而包括特定细节。所属领域的技术人员将显而易见的是，可在没有这些特定细节的情况下实践本发明的示范性方面。在一些例子中，以框图形式来展示众所周知的结构及装置，以免混淆本文中所呈现的示范性方面的新颖性。

图1说明使用缓冲器110的示范性系统100。在图1中，电压源101产生待传递到具有阻抗Z_L的负载120的信号电压Vin。注意，为了简单起见，负载120在本文中可仅由其实数(电阻)部分R_L来表示。所属领域的技术人员将了解，可容易地将所述论述应用于具有虚数部分以及实数部分的负载120，即，Z_L可为复数。