[发明专利]锶钌氧化物界面

说明书

技术领域

本揭示内容大体涉及集成电路装置，并且在特定实施例中，本揭示内容涉及使用原子层沉积来形成锶钌氧化物界面的方法和利用所述界面的设备。

背景技术

集成电路是制造于常用基底(称为衬底)上的电子组件的互联网络。电子组件通常是制造于充当衬底的半导体材料的晶片上。可使用多种制造技术(例如分层、掺杂、掩膜和蚀刻)在晶片上构建数百万个电阻器、晶体管和其它电子组件。然后使组件接线在一起或互联以界定特定电路，例如处理器或存储器装置。

在集成电路制造中通常期望减小各组件的尺寸。减小尺寸通常伴随成本降低(因可在单个衬底上制造越来越多的装置)和功率要求降低(因接通较小组件需要较少的功率)。然而，达成此尺寸减小需要付出一些代价。由于集成电路装置变得越来越小，故组件间的电阻和电流泄漏问题日益严重。

动态随机存取存储器(DRAM)是集成电路装置的一个实例。DRAM通常利用具有电容器或其它电荷存储装置的存储器单元来容纳指示所述存储器单元的数据值的电荷。由于所述电容器变得更小，故其容纳足够电荷以允许感测数据值和在某一期望时期内保持所述电荷的能力变得更加关键。

钌(Ru)通常用作电容器的底部电极，而锶钛氧化物(SrTiO₃)(有时称为钛酸锶或简称为STO)用于电容器的电介质。然而，直接生长于钌上的STO往往使钌氧化，而形成非化学计量氧化钌(RuO_x)。通常不期望在钌电极与STO电介质间存在此氧化钌界面。氧化钌相对于STO往往具有高表面粗糙度、高应力(由于晶格失配)和低功函数或障壁高度，此均不利于STO达成期望电介性质。

已有人建议使用锶钌氧化物(SrRuO₃)(有时称为钌酸锶或简称为SRO)作为钌酸盐电极与STO电介质间的界面。参见钌酸锶籽晶层对通过等离子体增强原子层沉积制备的SrTiO₃薄膜的电介性质的效应(Effect of Sr-Ruthenate Seed Layer on Dielectric Properties of SrTiO₃ Thin Films Prepared by Plasma-Enhanced Atomic Layer Deposition)，安智薰(Ji-Hoon Ahn)等人，电化学学会志(Journal of The Electrochemical Society)，155(10)G185-G188，2008。已证实钌导体与STO电介质间的所述界面可改良STO电介质的电介性质。然而，仍期望进一步改良。

出于上述原因，且出于所属领域技术人员在阅读和理解本发明说明书后可了解的其它原因，业内需要替代结构和其形成集成电路装置的工艺。

发明内容

附图说明

图1A是本揭示内容的实施例的存储器阵列的一部分的示意图。

图1B是本揭示内容的实施例的存储器单元的示意图。

图2是本揭示内容的实施例的集成电路存储器装置的简化框图。

图3A-3D概念性地绘示本揭示内容的实施例的原子层沉积工艺。

图4A-4E是本揭示内容的实施例的集成电路装置的一部分在不同制造阶段的剖视图。

图5是根据本揭示内容的一实施例使用原子层沉积在经钌涂布的衬底上形成锶钌氧化物界面和在锶钌氧化物上形成锶钛氧化物电介质的方法的流程图。

图6A是跨越在二氧化硅载体上的钌上生长的锶钛氧化物试样的浓度梯度图。

图6B是显示锶钛氧化物与钌的界面反应的扫描电子显微照片。

图7A是跨越在二氧化硅载体上的氧化钌上生长的锶钛氧化物试样的浓度梯度图。

图7B是显示锶钛氧化物与氧化钌的界面反应的扫描电子显微照片。

图8A是跨越在二氧化硅载体上的锶钌氧化物上生长的锶钛氧化物试样的浓度梯度图。

图8B是显示锶钛氧化物与锶钌氧化物的界面反应的扫描电子显微照片。

具体实施方式