[发明专利]具有经掺杂的含硅盖层的金氧半导体器件及其制造方法

说明书

技术领域

本发明大体上关于半导体器件和制造半导体器件的方法，而尤是关于具有经掺杂的含硅盖层(下文中亦称「掺杂含硅盖层」)的金氧半导体器件及制造此种金氧半导体器件的方法。

背景技术

多数的现今集成电路(IC)通过使用多个互相连接的场效晶体管(FET)(亦称之为金氧半场效晶体管(MOSFET或MOS晶体管))来施行。一般使用P沟道和N沟道FET二者来形成IC，于此种情况IC称之为互补MOS或者CMOS。有持续的倾向加入更多更复杂的电路于单一IC芯片上。为了持续此种倾向，各新的技术世代减少于电路中各个别器件的尺寸和器件组件之间的间隔、或者间距(pitch)。

当关键尺寸微缩时，器件组件(component)(譬如栅极长度和栅极绝缘层的厚度)是以实质上等比例于各世代的方式被微缩。对于65nm技术世代而言，习知的栅极绝缘体材料(譬如像是热生长二氧化硅(SiO₂)或者沉积的氮氧化硅(SiON))当单独使用时，开始呈现过量的漏电流并且因此只能在晶体管的栅极电极与下方沟道之间提供勉强充分的电性隔离。因此，具有介电常数大于约7(本文中称之为高k介电质)的替代性材料已经考虑使用于先进的器件，包含先进的CMOS器件。由高k介电质制成的栅极绝缘体能够制成较用SiO₂或SiON所制成的栅极绝缘体更厚，而不会牺牲电容，并因此提供了明显减少漏电流的好处。候用的材料包含过渡金属氧化物、硅酸盐、和氮氧化物，譬如氧化铪、硅酸铪、和氧氮化铪。

然而，结合高k介电绝缘体与传统的多晶硅栅极电极时，对于包含45nm世代者的先进的器件而言，常导致晶体管具有较最佳临限电压为高的临限电压(V_t)、和沟道移动率和驱动电流为不合意的低。研究人员已经提出：所造成的高V_t是相关于在高k/多晶硅接口处的缺陷。再者，已经提出：沟道移动率的减少主要导因于表面光子散射(scattering)于高k介电材料中的主要的结果。欲克服此不兼容性，从如氮化钛(TiN)的金属制造的栅极电极层被插置于高性能晶体管的栅极堆栈中的高k绝缘体与多晶硅电极之间。此种金属栅极有效减缓于沟道区域中由高k介电质所引起的光子散射，而导致驱动电流改善。金属栅极由此克服关联于将高k介电质用作为栅极绝缘体的问题，并且因此可以通过使用这些材料所提供的固有的优越绝缘性而进一步微缩至较小的关键尺寸。

努力最佳化多晶硅/金属复合物栅极电极器件已经导致对此种栅极电极的金属组件的组成和关联的工作函数(work funtion)的研究。举例而言，已经证明使用具有最佳化组成和工作函数的金属栅极能够获致于所希望的V_t或者接近所希望的V_t进行操作的晶体管。再者，当将金属层加到多晶硅电极时，当操作于直流(DC)模式时，因为此种栅极的低电阻，故能够改进譬如沟道驱动电流的器件性能特性。然而，当操作于交流(AC)模式时，此种器件的AC栅极阻抗已经显示为不可接受的高。已经提出：高栅极阻抗也许是肇因于在栅极电极内于金属/多晶硅接口处的缺陷。高AC栅极阻抗会由于劣化切换速度而不利地影响器件性能，而因此不利地影响可以操作晶体管器件的频率。

因此，希望提供一种半导体器件，其具有经掺杂的含硅盖层插置于复合栅极电极的金属与多晶硅层之间，以减少此种栅极的AC阻抗。而且亦希望提供制造此种半导体器件的方法。再者，由本发明的后续的详细说明，和所附的权利要求，结合所附图式和本发明的此背景技术，则本发明的其它所希望的特征和特性将变得清楚。

发明内容

本发明提供用来形成包括半导体衬底的半导体器件的方法。依照一个实施例，该方法包括下列步骤：形成高k介电层以覆盖该半导体衬底；形成含金属栅极层以覆盖该高k介电层；形成经掺杂的含硅盖层以覆盖该含金属栅极层；以及沉积含硅栅极层以覆盖该经掺杂的含硅盖层。

依照另一个范例实施例，提供用来于具有第一区域和第二区域的半导体衬底上制造半导体器件的其它方法。该方法包括下列步骤：形成沟道层，该沟道层包括覆盖该半导体衬底的该第二区域的受压缩应力的半导体材料；形成高k介电层以覆盖该半导体衬底的该第一区域和该沟道层；沉积含金属栅极层以覆盖该高k介电层；形成经掺杂的硅盖层以覆盖该含金属栅极层；形成含硅栅极层以覆盖该经掺杂的硅盖层；以及加热该衬底。