[发明专利]在衬底上形成图案的方法

说明书

技术领域

本文中所揭示的实施例涉及在衬底上形成图案的方法。

背景技术

集成电路通常形成于诸如硅晶片或其它半导电材料等半导体衬底上。通常，利用为 半导电、导电或绝缘的各种材料层来形成集成电路。例如，使用各种工艺对所述各种材 料进行掺杂、离子植入、沉积、蚀刻、生长等。半导体处理的持续目标是继续努力减小 个别电子组件的大小，由此达成较小且较密集的集成电路。

一种用于图案化及处理半导体衬底的技术是光学光刻。此技术包括沉积通常称作光 致抗蚀剂的可图案化掩蔽层。所述材料可经处理以改良其在某些溶剂中的可溶性，且由 此可容易地用于在衬底上形成图案。例如，可经由诸如掩模或光罩(reticle)等辐射图案化 工具中的开口使光致抗蚀剂层的部分暴露至光化能，以与沉积后状态的可溶性相比改变 所暴露区域对未暴露区域的溶剂可溶性。此后，视光致抗蚀剂类型而定，可移除所暴露 区域或未暴露区域，由此在衬底上留下所述光致抗蚀剂的掩蔽图案。可(例如)通过蚀 刻或离子植入来处理下伏衬底中紧邻被掩蔽部分的毗邻区，以实现对毗邻所述掩蔽材料 的衬底的所期望处理。在某些情况下，利用多个不同光致抗蚀剂层及/或光致抗蚀剂与非 辐射敏感掩蔽材料的组合。另外，可在不使用光致抗蚀剂的情况下在衬底上形成图案。

不断减小特征大小对用于形成所述特征的技术提出越来越高的要求。例如，通常使 用光学光刻来形成图案化特征，例如导线。可使用通常称作“间距”的概念来描述重复 特征连同紧邻其的空间的大小。间距可定义为在直线剖面中重复图案的两个相邻特征中 的相同点之间的距离，由此包括特征及空间至下一紧邻特征的最大宽度。然而，由于诸 如光学及光或辐射波长等因素，光学光刻技术往往具有最小间距，低于此最小间距，特 定光学光刻技术便无法可靠地形成特征。因此，光学光刻技术的最小间距是使用光学光 刻达成特征大小不断减小的障碍。

间距加倍或间距倍增是一种用于使光学光刻技术的能力延伸超出其最小间距的建 议方法。此方法通常通过沉积一个或一个以上间隔件形成层来形成窄于最小光学光刻分 辨率的特征以具有小于最小可光学光刻特征大小的总体横向厚度。通常各向异性地蚀刻 所述间隔件形成层以形成亚光刻特征，且然后从衬底蚀刻形成为最小光学光刻特征大小 的所述特征。

使用间距实际上减半的此技术，此间距减小通常称作间距“加倍”。更通常地，“间 距倍增”囊括将间距增加两倍或两倍以上，而且还囊括将间距增加不为整数的分数值。 因此，传统上，将间距“倍增”某一因数实际上涉及使间距减小所述因数。

附图说明

图1是本发明一实施例的工艺中的衬底的示意性剖视图。

图2是继图1所显示步骤之后的处理步骤处的图1衬底的视图。

图3是继图2所显示步骤之后的处理步骤处的图2衬底的视图。

图4是图3衬底的一部分的放大视图。

图5是一替代实施例衬底的视图，且对应于图4衬底的比例及位置。

图6是一替代实施例衬底的视图，且对应于图4衬底的比例及位置。

图7是一替代实施例衬底的视图，且对应于图4衬底的比例及位置。

图8是继图3所显示步骤之后的处理步骤处的图3衬底的视图。

图9是一替代实施例衬底的视图。

图10是继图8所显示步骤之后的处理步骤处的图8衬底的视图。

图11是继图10所显示步骤之后的处理步骤处的图10衬底的视图。

图12是一替代实施例衬底的视图。

图13是继图12所显示步骤之后的处理步骤处的图12衬底的视图。

图14是继图13所显示步骤之后的处理步骤处的图13衬底的视图。

图15是继图14所显示步骤之后的处理步骤处的图14衬底的视图。

图16是一替代实施例衬底的视图。

图17是继图16所显示步骤之后的处理步骤处的图16衬底的视图。

图18是继图17所显示步骤之后的处理步骤处的图17衬底的视图。

图19是继图18所显示步骤之后的处理步骤处的图18衬底的视图。

图20是继图19所显示步骤之后的处理步骤处的图19衬底的视图。

图21是继图20所显示步骤之后的处理步骤处的图20衬底的视图。