[发明专利]堆叠式裸片存储器系统及用于训练堆叠式裸片存储器系统的方法

权利要求书

1.一种存储器系统，其包括：

存储器库，其包括多个存储器阵列，所述存储器阵列位于多个堆叠式存储器裸片上；及

存储器库控制器(MVC)，其位于与所述存储器裸片堆叠在一起的逻辑裸片上且通信地耦合到所述存储器库以提供与所述存储器库相关联的控制、切换或通信逻辑中的至少一者，其中所述MVC与库定时模块相关联以提供对以下各项的控制：与用以将数据数字计时到与所述MVC相关联的存储单元中的数据时钟相关联的延迟、与用以将所述数据数字传送到与所述存储器库及/或所述存储器库的子区段相关联的存储单元的数据选通相关联的延迟，及/或与存储器阵列存取相关联的存储器阵列定时参数。

2.根据权利要求1所述的存储器系统，其进一步包括：

处理器，其通信地耦合到所述库定时模块以命令所述库定时模块执行写入数据接口训练操作序列、存储器阵列存取信号训练操作序列或读取接口训练操作序列中的至少一者。

3.根据权利要求1所述的存储器系统，其进一步包括：

主时钟模块，其通信地耦合到所述库定时模块以提供主时钟，以从所述主时钟导出所述数据时钟或所述数据选通中的至少一者。

4.根据权利要求1所述的存储器系统，其中所述库定时模块包含写入数据延迟控制模块，且所述MVC进一步包含写入时钟延迟元件及写入时钟输入，所述延迟元件通信地耦合到所述写入数据延迟控制模块，所述延迟元件用以接收来自所述写入数据延迟控制模块的延迟控制命令及时钟信号且用以根据所述延迟控制命令延迟所述时钟信号，且所述写入时钟输入用以根据所述经延迟时钟信号将所述数据数字计时到与所述MVC相关联的所述存储单元。

5.根据权利要求4所述的存储器系统，其中与所述MVC相关联的所述存储单元位于所述逻辑裸片上。

6.根据权利要求1所述的存储器系统，其中所述库控制模块包含写入选通延迟控制模块，且所述MVC进一步包含写入选通延迟元件及写入选通驱动器，所述延迟元件通信地耦合到所述写入选通延迟控制模块，所述延迟元件用以接收来自所述写入选通延迟控制模块的延迟控制命令及时钟信号且用以根据所述延迟控制命令延迟所述时钟信号，且所述写入选通驱动器用以根据所述经延迟时钟信号将所述数据数字选通到与所述存储器库及/或所述存储器库的所述子区段相关联的所述存储单元。

7.根据权利要求1所述的存储器系统，其中所述库控制模块包含阵列定时控制模块，且所述存储器库包含阵列定时模块，所述阵列定时模块通信地耦合到所述阵列定时控制模块以从所述阵列定时控制模块接收阵列定时控制命令且根据所述阵列定时控制命令调整至少一个存储器阵列定时参数。

8.根据权利要求1所述的存储器系统，其中所述存储器阵列定时参数包括行循环时间(tRC)或行地址到列地址延迟(tRCD)周期中的至少一者。

9.根据权利要求1所述的存储器系统，其中所述库控制模块包含读取数据延迟控制模块，且所述存储器库包含读取时钟延迟元件及读取时钟输入，所述读取时钟延迟元件通信地耦合到所述读取数据延迟控制模块，所述延迟元件用以接收来自所述读取数据延迟控制模块的延迟控制命令及时钟信号且用以根据所述延迟控制命令延迟所述时钟信号，且所述读取时钟输入用以根据所述经延迟时钟信号将数据数字计时到与所述存储器库或所述存储器库的所述子区段相关联的传输寄存器。

10.根据权利要求1所述的存储器系统，其中所述库控制模块包含读取选通延迟控制模块，且所述存储器库包含读取选通延迟元件及读取选通驱动器，所述延迟元件通信地耦合到所述读取选通延迟控制模块，所述延迟元件用以接收来自所述读取选通延迟控制模块的延迟控制命令及时钟信号且用以根据所述延迟控制命令延迟所述时钟信号，且所述读取选通驱动器用以根据所述经延迟时钟将数据数字选通到与所述MVC相关联的接收寄存器。

11.根据权利要求10所述的存储器系统，其中所述读取选通延迟元件包括延迟-锁定回路或相位-锁定回路中的至少一者。

12.根据权利要求1所述的存储器系统，其中所述存储器库的所述子区段为所述存储器裸片中的一者。