[发明专利]多级行译码的NAND闪速架构

权利要求书

1.一种多级行译码的NAND闪速存储器核。

2.根据权利要求1所述的NAND闪速存储器核，包括：

NAND存储器单元阵列，包括多个扇区，每个扇区具有多列和多行；

全局行译码器，用于对于所有扇区执行第一级行译码；

每个扇区对应的本地行译码器，用于仅对该扇区执行第二级行译码。

3.根据权利要求2所述的NAND闪速存储器核，其中：

该NAND存储器单元阵列包括多个块，每个块包括多行，每行包括每个扇区的存储单元；

该全局行译码器执行行译码来从多个块选择一个块。

4.根据权利要求3所述的NAND闪速存储器核，配置为以一个扇区内的一行的分辨度来执行读取和编程操作，和以一个扇区内的一块的分辨度来执行擦除操作。

5.根据权利要求2所述的NAND闪速存储器核，其中：

该NAND存储器单元阵列的多个扇区和本地行译码器被安置于本地行译码器和该NAND存储器单元阵列的对应的扇区交替的布局内。

6.根据权利要求1所述的NAND闪速存储器核，还包括：

每个扇区对应的页面缓冲器电路。

7.根据权利要求1所述的NAND闪速存储器核，还包括：每个扇区对应的页面译码器。

8.根据权利要求1所述的NAND闪速存储器核，还包括：

每个扇区对应的列译码器。

9.根据权利要求1所述的NAND闪速存储器核，还包括：

该全局行译码器和该本地行译码器之间的连接，该连接包括多个块线，每个块线共同连接到每个本地行译码器。

10.根据权利要求9所述的NAND闪速存储器核，其中该全局行译码器包括：

多个块译码器，每个共同连接到块译码器线，每个块译码器连接到多个块线中的一个。

11.根据权利要求10所述的NAND闪速存储器核，还包括：

块预译码器，用于接收地址或地址的一部分，并在块译码器线上产生块译码器输出；

该全局行译码器包括共同连接到该块译码器线的多个块译码器。

12.根据权利要求1所述的NAND闪速存储器核，还包括：

对于每个本地行译码器，该本地行译码器和该NAND存储器单元阵列之间的连接，该连接包括多个字线，每个字线将该本地行译码器连接到对应扇区内的相关行的存储器单元。

13.根据权利要求1所述的NAND闪速存储器核，还包括：

对于每个扇区，通过页面译码器线连接到该扇区的本地行译码器的对应的页面译码器。

14.根据权利要求13所述的NAND闪速存储器核，其中每个本地行译码器包括多个扇区译码器，其中给定本地行译码器的扇区译码器共同连接到用于该扇区的页面译码器的页面译码器线。

15.根据权利要求1所述的NAND闪速存储器核，其中多个扇区包括n个扇区，且该NAND闪速存储器核被配置为：

执行对所选单个扇区的读取和编程操作；和

执行对多至所有n个扇区的所选多个扇区的并行读取和编程操作。

16.根据权利要求2所述的NAND闪速存储器核，其中：

该NAND闪速存储器核被配置为通过下述操作执行对所选单个扇区的读取和编程操作：

全局行译码器执行第一级行译码来选择多行的子集；

所选单个扇区的对应本地行译码器执行第二级行译码来在该全局行译码器选择的多行的子集中选择一行；和

该NAND闪速存储器核被配置为通过下述操作执行对多至所有n个扇区的所选多个扇区的并行读取和编程操作：

该全局行译码器执行第一级行译码来选择多行的子集，和

对于所选多个扇区的每个扇区，该扇区的对应的本地行译码器执行第二级行译码来在该全局行译码器选择的多行的子集中选择一行。