[发明专利]动态随机存取存储器(DRAM)刷新

权利要求书

1.一种用于刷新动态随机存取存储器(DRAM)的方法，包括：

以第一刷新速率对所述DRAM的第一部分执行刷新；以及

以第二刷新速率对所述DRAM的第二部分执行刷新，所述第二部分包括在所述第一刷新速率下不满足数据保持标准的所述DRAM的一个或多个行，且其中所述第二刷新速率大于所述第一刷新速率。

2.如权利要求1所述的方法，进一步包括：

测试所述DRAM，以识别在所述第一刷新速率下不满足数据保持标准的所述DRAM的所述一个或多个行。

3.如权利要求2所述的方法，其中在所述DRAM的上电期间执行所述测试。

4.如权利要求1所述的方法，进一步包括：

以第三刷新速率对所述DRAM的第三部分执行刷新，其中所述第三刷新速率大于所述第二刷新速率。

5.如权利要求1所述的方法，其中以第二刷新速率对所述DRAM的第二部分执行刷新的特征进一步在于：以所述第二刷新速率只对所述DRAM的所述第二部分中包括的所述一个或多个行执行刷新。

6.一种系统，包括：

存储电路，所述存储电路存储在低功率刷新速率下不满足数据保持标准的DRAM的一个或多个行的每个行的地址，其中所述DRAM的所述一个或多个行在大于所述低功率刷新速率的标准刷新速率下确实满足数据保持标准；

计数器，所述计数器对接收的对于所述DRAM的刷新请求进行计数；以及

刷新控制电路，耦合到所述存储电路和所述计数器，其中所述刷新控制电路响应于对于所述DRAM的刷新请求并基于所述计数器的计数值，执行对所述DRAM的刷新，或者访问所述存储电路以执行对所述存储电路中识别的所述DRAM的所述一个或多个行的刷新。

7.如权利要求6所述的系统，进一步包括：

测试电路，所述测试电路对所述DRAM执行数据保持测试，以识别在所述低功率刷新速率下不满足所述数据保持标准的所述DRAM的所述一个或多个行。

8.如权利要求7所述的系统，其中所述测试电路的特征进一步是内建自测试(BIST)电路。

9.如权利要求6所述的系统，其中当所述计数器的所述计数值不等于阈值时，所述刷新控制电路访问所述存储电路，以执行对所述存储电路中识别的所述DRAM的所述一个或多个行的刷新。

10.如权利要求9所述的系统，其中当所述计数器的所述计数值等于所述阈值时，所述刷新控制电路执行对所述DRAM的刷新，其中对所述DRAM的所述刷新包括刷新所述存储电路中识别的所述DRAM的所述一个或多个行以及所述DRAM的其他行。

11.如权利要求10所述的系统，其中当所述计数器的所述计数值等于所述阈值时，所述刷新控制电路执行对所述DRAM的刷新，而不访问所述存储电路。

12.如权利要求9所述的系统，其中将所述阈值确定为使得其对应于所述低功率刷新速率。

13.如权利要求6所述的系统，其中当所述刷新控制电路基于所述计数值执行对所述DRAM的刷新时，所述刷新控制电路刷新所述DRAM的每个激活的行。

14.如权利要求13所述的系统，其中当所述刷新控制电路基于所述计数值执行对所述DRAM的刷新时，所述刷新控制电路执行对所述DRAM的刷新，而不访问所述存储电路。

15.如权利要求6所述的系统，其中当所述刷新控制电路基于所述计数器的所述计数值访问所述存储电路，以执行对所述存储电路中识别的所述DRAM的所述一个或多个行的刷新时，所述刷新控制电路只对所述存储电路中识别的所述DRAM的所述一个或多个行执行刷新。