[发明专利]通过倾斜离子注入来形成鳍和鳍式FET

权利要求书

1.一种形成半导体器件的方法，包括：

在含半导体层顶上形成具有多个开口的掩膜，所述含半导体层位于衬底顶上；

进行倾斜离子注入以向所述含半导体层的第一部分引入掺杂剂，其中所述含半导体层的在所述掩膜之下的其余部分实质上不含所述掺杂剂；

相对于所述含半导体层的实质上不含所述掺杂剂的其余部分选择性地去除所述含半导体层的包含所述掺杂剂的所述第一部分以提供图案；以及

向所述衬底中转移所述图案以提供宽度为亚光刻尺寸的鳍结构。

2.根据权利要求1所述的方法，其中所述掩膜的所述多个开口中的相邻开口以最小特征尺寸隔开。

3.根据权利要求1或者2所述的方法，其中所述衬底包括定位于掩埋绝缘体层上的顶部半导体层。

4.根据权利要求1、2或者3所述的方法，其中所述含半导体层为含硅层。

5.根据权利要求4所述的方法，其中所述含半导体层由非晶Si或者多晶Si组成。

6.根据任一前述权利要求所述的方法，其中所述倾斜离子注入包括范围从3°到75°的角度，其中所述角度在与所述掺杂剂的行进方向平行的平面和与所述衬底的表面垂直的平面之间的相交处测量。

7.根据任一前述权利要求所述的方法，其中所述掺杂剂由砷、磷、锗、氙、氩、氪或者它们的组合组成。

8.根据任一前述权利要求所述的方法，其中所述第一部分具有范围从1×10¹⁸个原子/cm³到8×10²¹个原子/cm³的掺杂剂浓度。

9.根据任一前述权利要求所述的方法，其中所述其余部分具有小于1×10¹⁸个原子/cm³的掺杂剂浓度。

10.根据权利要求2所述的方法，其中所述最小特征尺寸范围从30nm到200nm。

11.根据权利要求8所述的方法，其中含半导体层的包括范围从1×10¹⁸个原子/cm³到8×10²¹个原子/cm³的掺杂剂浓度的所述第一部分具有从所述掩膜的侧壁测量以范围从3nm到20nm的尺寸存在于所述掩膜之下的延伸区域。

12.根据任一前述权利要求所述的方法，其中相对于所述含半导体层的实质上不包含所述掺杂剂的所述其余部分选择性地蚀刻所述含半导体层的包含所述掺杂剂的所述第一部分包括蚀刻选择比从500份所述第一部分比1份所述其余部分到5份所述第一部分比1份所述其余部分的实质上各向同性蚀刻。

13.根据任一前述权利要求所述的方法，其中所述向所述衬底中转移由所述掩膜所提供的所述图案包括各向异性蚀刻。

14.根据任一前述权利要求所述的方法，还包括修整所述掩膜。

15.根据任一前述权利要求所述的方法，其中所述鳍结构具有范围从10nm到50nm的宽度。

16.一种形成半导体器件的方法，包括：

在含半导体层顶上形成具有多个开口的掩膜，所述含半导体层位于衬底上，并且其中所述掩膜的所述多个开口中的相邻开口以范围从30nm到200nm的尺寸隔开；

进行倾斜离子注入以向所述含半导体层的第一部分引入浓度范围从1×10¹⁸个原子/cm³到8×10²¹个原子/cm³的掺杂剂，其中所述含半导体层的在所述掩膜之下的其余部分实质上不含掺杂剂；

相对于所述含半导体层的所述其余部分选择性地蚀刻所述含半导体层的所述第一部分以提供蚀刻掩膜，所述蚀刻掩膜具有宽度范围从5nm到100nm的开口；以及

向所述下层衬底中转移由所述蚀刻掩膜所提供的图案以提供宽度范围从10nm到50nm的鳍结构。

17.根据权利要求16所述的方法，其中所述含半导体层由非晶Si或者多晶Si组成。

18.根据权利要求16或者17所述的方法，其中所述衬底包括定位于掩埋绝缘体层上的半导体层。