[发明专利]非对称结型场效应晶体管及其制造方法

说明书

技术领域

本发明涉及半导体结构，并且具体而言涉及具有低导通电阻的结型场效应晶体管(JFET)及其制造方法。

背景技术

固态功率放大器的优势在于其紧凑的尺寸和容易集成到半导体电路组件中。遗憾的是，当前半导体功率放大器的制造方法要求专用于功率放大器器件的半导体衬底或要求除了用于典型的半导体互补型金属氧化物半导体(CMOS)器件或其变体的普通半导体处理步骤之外的许多处理步骤。

例如，高端功率放大器以砷化镓(GaAs)技术构造，该技术要求GaAs衬底和与基于硅的CMOS技术不相兼容的专用的处理步骤。因此，利用GaAs技术的功率放大器往往很昂贵。中档功率放大器以针对高电压功率应用而开发的改进型硅锗双极互补型金属氧化物半导体(SiGe BiCMOS)技术构造。即使是改进型SiGe BiCMOS技术也倾向于增加其自身的与实现功率放大器关联的成本。以标准CMOS技术实现功率放大器也倾向于引入许多新的处理步骤和器件修改以适应功率放大器所需的高电压，因而也增加了功率放大器的制造成本。

结型场效应晶体管(JFET)是在其中源极和漏极之间的电流由向结型栅极端子(或“栅极”)施加的电压进行控制的半导体器件。与金属氧化物半导体场效应晶体管(MOSFET)不同，JFET的栅极与源极和漏极并不绝缘。取而代之，晶体管的主体和晶体管的栅极形成反向偏置的pn结，其中耗尽区存在于栅极和主体这两者之中。因此，JFET是具有高输入阻抗的耗尽型器件。通常以电压输入的形式向栅极提供输入信号。输出是由栅极处的输入电压调制的、源极和漏极之间的电流。耗尽型JFET和增强型MOSFET之间的差异在于JFET通常是“导通”的，即，在不施加栅极偏压时，JFET导通，而在施加反向偏置栅压时(这增加沟道内的耗尽区并且使沟道区域夹断)，JFET截止。

典型的JFET包括使用第一导电类型(即p型或n型)的掺杂剂重掺杂的源极和漏极，最大掺杂浓度范围通常从1.0×10²⁰/cm³至3.0×10²¹/cm³。在技术上讲为JFET的沟道的主体也使用第一导电类型的掺杂剂来掺杂，掺杂浓度范围通常从1.0×10¹⁷/cm³至1.0×10¹⁹/cm³。耗尽区沿pn结边界形成于沟道内。位于沟道上并与源极和漏极分离的栅极使用第一导电类型的相反类型的第二导电类型的掺杂剂来重掺杂，最大掺杂剂浓度的范围通常从1.0×10²⁰/cm³至3.0×10²¹/cm³。跨栅极触点和沟道施加偏置电压，从而在栅极和沟道之间形成反向偏置的pn结。栅极触点直接与栅极接触，并且栅极触点通常是金属半导体合金。金属半导体合金欧姆触点通常还用于与源极和漏极区域接触，源极区域和漏极区域因相似的掺杂类型而与沟道电接触。

在电路层级上，JFET栅极表现出小的电流负载，其为栅极沟道结的反向偏置泄露。JFET的电流负载(即栅极电流)高于典型MOSFET的电流负载，这是由于MOSFET具有因栅极和沟道之间的绝缘体(即，栅极电介质)所致的极低的栅极电流，例如，在皮安培范围中。然而，典型的JFET的栅极电流相比于典型的双极结型晶体管(BJT)的基极电流要低得多，并且典型的JFET的跨导高于典型的MOSFET的跨导，从而允许处理更高电流。因此，JFET被用于高输入阻抗线性放大器电路中。在功率半导体电路中使用JFET作为开关也是已知的。

JFET中的高导通/截止阻抗比对于实现高功率放大是必要的。为了提供这样的高导通/截止阻抗比，JFET需要在导通状态期间具有低阻抗，而在截止状态期间具有高阻抗。为了降低导通状态中的阻抗，需要增加在JFET中沟道的截面面积。与此同时，需要最小化通过沟道的泄露电流以增加截止状态中的阻抗。

发明内容

本发明提供一种具有非对称源极和漏极的结型场效应晶体管(JFET)，从而使得在不降低可允许的漏极电压或急剧增加使JFET截止所需的栅极电压(即，通常称为V_off或V_pinch)的情况下降低源极侧的导通电阻并且增加导通电流。