[发明专利]图像感测装置和照相机

说明书

技术领域

本发明涉及图像感测装置和照相机。

背景技术

如在日本专利公开No.2006-120679中公开的那样，当包含于MOS图像传感器的各像素中的放大器晶体管的栅极被形成为具有埋入沟道结构时，1/f噪声减少。如在日本专利公开No.2006-120679的段落“0034”中公开的那样，作为形成埋入沟道结构的方法，当放大器晶体管是第一导电类型的MOS晶体管时，其栅电极由第二导电类型的多晶硅形成。如在日本专利公开No.2006-120679的段落“0062”中公开的那样，作为NMOS晶体管的替代，可以使用PMOS晶体管作为放大器晶体管。

日本专利公开No.2006-120679没有关于作为像素区域以外的区域的周边区域中的晶体管的沟道结构进行检查。如果该文献追求工艺的简化，那么像素区域和周边区域中的相同导电类型的所有MOS晶体管(例如，PMOS晶体管)应具有相同的沟道结构。在这种情况下，与像素区域中的放大器晶体管的导电类型相同的导电类型的所有MOS晶体管可具有埋入沟道结构。

但是，具有埋入沟道结构的MOS晶体管(例如，具有n型栅极的PMOS晶体管)趋于为常导通(ON)的晶体管。出于这种原因，泄漏电流会增加，并且功耗会变高。

并且，日本专利公开No.2006-120679没有关于MOS晶体管中的沟道阻止体区域的结构进行检查。由于各像素的放大器晶体管被布置为与光电二极管相邻，因此它应当被包含沟道阻止区域的元件隔离结构隔离，以抑制暗电流的影响。另一方面，由于列选择电路需要比形成各像素的晶体管更加小型化的晶体管结构，因此降低晶体管的导通(ON)电阻是重要的，但是考虑暗电流的必要性是低的。在列选择电路中布置的沟道阻止区域不仅增加导通电阻，而且妨碍小型化，从而导致缺点而不是优点。当外围电路中的特别需要高速操作的部分(特别是列选择电路(也称为列解码器或水平扫描电路)的MOS晶体管)使用与各像素的放大器MOS晶体管相同的结构时，不能获得具有足够高的读出速度的图像感测装置。

发明内容

由于认识到上述课题，提出了本发明，并且，本发明获得例如各像素中的1/f噪声的减少和图像感测装置中的信号的高读出速度。

本发明的方面中的一个方面提供一种图像感测装置，该图像感测装置包括：像素阵列，在该像素阵列中布置像素以形成多个行和多个列；和外围电路，该外围电路包含选择像素阵列中的行的行选择电路、选择像素阵列中的列的列选择电路和读出像素阵列中的由列选择电路选择的列的信号的读出电路，其中，各像素包含光电二极管、浮动扩散、将存储于光电二极管的存储区域中的空穴传送到浮动扩散的传送PMOS晶体管、放大在浮动扩散中出现的信号的放大器PMOS晶体管和将浮动扩散的电势复位的复位PMOS晶体管，放大器PMOS晶体管具有由n型导电图案形成的栅极，并且被第一元件隔离区域和至少覆盖第一元件隔离区域的下部的n型杂质区域隔离，并且，包含于列选择电路中的各PMOS晶体管具有由p型导电图案形成的栅极并且被第二元件隔离区域隔离，并且，与第二元件隔离区域的下部相邻的区域中的n型杂质浓度比n型杂质区域中的n型杂质浓度低。

参照附图阅读示例性实施例的以下说明，本发明的其它特征将变得明显。

附图说明

图1是表示根据本发明的实施例的图像感测装置的布置的示意图；

图2是表示像素阵列的像素单元的布置的例子的电路图；

图3是表示读取电路的一部分和列选择电路的一部分的布置的例子的电路图；

图4是表示形成像素阵列的像素单元的布置的例子的布局图；

图5是沿图4中的线A-A′切取的截面图；

图6是沿图4中的线B-B′切取的截面图；

图7是沿图4中的线C-C′切取的截面图；

图8是表示形成列选择电路的一部分的驱动器的布置的例子的布局图；

图9是沿图8所示的PMOS晶体管中的线D-D′切取的截面图；

图10是沿图4所示的放大器晶体管中的线A′-A″切取的截面图；

图11是沿图4所示的复位晶体管中的线F-F′切取的截面图；

图12是沿图8所示的列选择电路的PMOS晶体管中的线G-G′切取的截面图；

图13是根据本发明的实施例的照相机的布置的示意性框图；

图14是用于解释根据本发明的另一实施例的图像感测装置的制造方法的例子的示图。

具体实施方式