[发明专利]半导体存储装置

说明书

技术领域

本发明涉及半导体存储器和存储器系统，特别涉及搭载了FeRAM(铁电体存储器：Ferro Electric Random Access Memory)的半导体存储装置。

所谓铁电体存储器是利用铁电体的极化反转将信息保持在铁电体电容器中的存储器，是即便断电，所保持的信息也不消失的非易失性存储器。

背景技术

在半导体存储装置中，在存储器区域以外设有外围电路区域。该外围电路区域设有由CMOS晶体管构成的时钟电路、电源电路、A/D变换电路等各种电路。还搭载有平滑电容，目的在于使这些电路的电源电压稳定。在搭载了存储器的制造过程中，采用以与存储单元的存储电容器相同材料同时形成这些平滑电容的结构。例如，在专利文献1和专利文献2中，将不作为存储器发挥功能的伪存储单元的存储电容器作为平滑电容发挥功能。

专利文献1：JP特开2008-10765号公报

专利文献2：JP特开2003-332532号公报

然而，在半导体存储装置中小型化和高集成化的要求越来越高，无法忽视以使电源电压稳定等为目的搭载的平滑电容所占有的面积，这成为了高集成化的课题。

此外，在作为非易失性存储器的FeRAM存储器装置中，为了电源中断时的数据保护、例如以规定以上电压完成写入和读出动作等，需要非常大的平滑电容，其占有的面积成为了问题。

发明内容

为了解决上述问题，第1发明记载的半导体存储装置具备：多个位线，在列方向排列配置；多个字线，在行方向排列配置；和存储单元阵列，配置在所述位线与所述字线的交叉点，具有在所述位线与平板布线之间串联连接的选择元件和第1电容元件，由将所述选择元件的控制端子连接于所述字线的多个存储单元构成，在所述第1电容元件的下层，横跨所述2个以上的所述存储单元，具备第2电容元件。

第2发明在第1发明记载的半导体存储装置的基础上其特征在于，连接于所述选择元件的所述第1电容元件的电极的短边长度与长边长度不同。

第3发明在所述第1或第2发明记载的半导体存储装置的基础上特征在于，在所述存储单元阵列的周围具备不是作为存储单元使用的伪存储单元阵列，所述伪存储单元阵列的位线与所述第2电容元件的端子连接。

第4发明在所述第1～3发明的任意一项记载的半导体存储装置的基础上特征在于，所述选择元件是第1MOS晶体管，所述第2电容元件是第2MOS晶体管。

第5发明在所述第4发明记载的半导体存储装置的基础上特征在于，所述第1MOS晶体管的栅极氧化膜厚与所述第2MOS晶体管的栅极氧化膜厚不同。

第6发明在所述第4或第5发明记载的半导体存储装置的基础上特征在于，所述第1MOS晶体管的源极和漏极的方向、与所述第2MOS晶体管的源极和漏极的方向不同。

第7发明在所述第4～6发明的任意一项记载的半导体存储装置的基础上特征在于，所述第1和第2的MOS晶体管是NMOS晶体管。

第8发明在所述第4～7发明的任意一项记载的半导体存储装置的基础上特征在于，所述第1MOS晶体管的所述控制端子是栅极电极。

第9发明在所述第1～8发明的任意一项记载的半导体存储装置的基础上特征在于，所述第2电容元件的第1端子的连接电位是电源电位，所述第2电容元件的第2端子的连接电位是接地电位。

第10发明在所述第1～8发明的任意一项记载的半导体存储装置的基础上特征在于，所述第2电容元件的第1端子的连接电位是驱动字线的电源电压，所述第2电容元件的第2端子的连接电位是接地电位。

第11发明在所述第1～8发明的任意一项记载的半导体存储装置的基础上特征在于，所述第2电容元件的第1端子的连接电位是搭载于外围电路部的内部电源电路的电源电压，所述第2电容元件的第2端子的连接电位是接地电位。

第12发明在所述第1～11发明的任意一项记载的半导体存储装置的基础上特征在于，所述第1电容元件是铁电体电容。

第13发明在所述第1～12发明的任意一项记载的半导体存储装置的基础上特征在于，所述多个位线与所述第1电容元件相比配置在下方。

第14发明在所述第1～12发明的任意一项记载的半导体存储装置的基础上特征在于，所述多个位线与所述第1电容元件相比配置在上方。