[实用新型]一种静电保护结构

说明书

技术领域

本实用新型涉及集成电路，尤其涉及芯片的静电保护结构，具体适用于节省芯片面积。

背景技术

随着集成电路日新月异的快速发展，如何控制成本问题也摆上了桌面，对设计者来说，对芯片面积的控制是最优先和最有效的办法。而人们对芯片的要求越来越高。在芯片的应用过程中，人们希望芯片不仅功能正确无误，更是提高了对芯片性能上的要求。

静电放电(ESD，Electrostatic Discharge)是造成电子元件或电子系统受到过度电应力(Electrical Over Stress，EOS)破坏的主要因素。在静电保护的各种手段中，最主要也是最有效的方式就是将静电保护电路结构集成到芯片上。由于该结构在ESD时需要承受很大的电流，所以一般都会占用较大比例的芯片面积，导致芯片成本的增加。

实用新型内容

本实用新型要解决的技术问题是：提供一种静电保护结构，能够节省芯片面积。

本实用新型为解决上述技术问题所采取的技术方案为：一种静电保护结构，其特征在于：它由NMOS管、电阻和压焊点构成；NMOS管的栅端、P型衬底和源端连接并接地，漏端与压焊点连接；电阻一端接压焊点，另一端为静电保护结构的输出端与内部电路连接；

所述的NMOS管还包括N型扩散区、多晶硅、源端衬底引出线和隔离环pick-up ring；多晶硅与N型扩散区交叠部分形成栅端；N型扩散区为P型衬底上的N阱，源端和漏端均由N阱构成，且源端和漏端成叉指状交错分布，形成多个小NMOS管并联结构；源端和漏端所在的N阱内均设有通孔，源端的通孔与源端衬底引出线连接，隔离环与源端连接；源端衬底引出线还与P型衬底连接；

所述的电阻由多晶硅构成，与压焊点连接时由多晶硅直接与压焊点连接。

按上述方案，所述的NMOS管的栅端通过另一个电阻接地。

按上述方案，所述的每个小NMOS管的源端的通孔与栅端之间距离为1μm，漏端的通孔到栅端的距离为4μm。

按上述方案，所述的电阻宽度大于等于5μm，阻值大于200欧姆。

按上述方案，所述的隔离环的宽度为5μm，与所述的NMOS管的N型扩散区边缘的距离为3μm。

本实用新型的工作原理为：NMOS管的源端和栅端短接到地，漏端接压焊点PAD，并通过一个电阻R后在接到内部电路。NMOS管的宽度至少120μm，为了在较小的面积内画这么大的尺寸的NMOS管，版图layout需要画成叉指状。把大尺寸的NMOS管分成偶数个小尺寸的NMOS并联，小尺寸的NMOS管的宽度乘以个数应该等于大尺寸的NMOS管的宽度。每个小NMOS管源端的通孔到栅端距离为1μm，漏端的通孔到栅端的距离为4μm，这样源端和漏端到栅端分别有一段电阻，以作为限流。漏端的通孔设置在N阱nwell里的，增加了深度。电阻接PAD的那端是用多晶硅poly直接接到PAD上，而不是通过金属打孔连接，这样的接法是为了避免有大电流时而把金属击穿掉，从而导致芯片的不正常。

本实用新型的有益效果为：

1、在不变工艺的条件下能有效消耗ESD事件产生的能量影响，抗ESD能力能到2000V以上(人体模型)，达到工业标准；

2、省掉一个大的PMOS管，面积得到大大缩小，以致整个芯片面积能缩小，从而达到降低芯片成本和不影响芯片性能的目的。

附图说明

图1为现有技术电路图；

图2为本实用新型一实施例的电路图；

图3为本实用新型又一实施例的电路图；

图4为NMOS管版图。

具体实施方式

实施例1：

图1为现有技术电路图，通过PMOS管和NMOS管连接进行静电保护。图2为本实用新型一实施例的电路图，NMOS管的栅端、P型衬底和源端连接并接地，漏端与PAD连接；电阻一端接PAD，另一端为静电保护结构的输出端与内部电路连接。与现有技术相比，本实用新型很明显省去一个PMOS管大大减少了芯片面积。