[实用新型]低压降稳压器

说明书

技术领域

本实用新型属低压降稳压电路领域，具体涉及一种低压降稳压器。

背景技术

在低压降稳压器电路设计中，环路稳定性的是一个重要的部分。图1为现有低压降稳压器电路的结构示意图。参见图1，低压降稳压器电路10主要由误差放大器电路100，PMOS驱动管110和电阻反馈网络120构成。误差放大器电路100的正向输入端接输入参考电压Vref，误差放大器电路100的输出端接PMOS驱动管110的栅极G，，输入参考电压Vref由带隙电压基准电路产生。PMOS驱动管110漏极D的输出通过电阻反馈网络120的第一电阻R1和第二电阻R2分压后反馈到误差放大器电路100的反向输入端。在输出点Vout接有用以稳定低压降稳压器输出电压的输出电容Co。Resr为输出电容Co的等效串联电阻，Iload为电路的负载电流。

图2是图1所示的低压降稳压器电路的小信号模型图。其中Roa为误差放大器电路100的输出阻抗，Cgs为PMOS驱动管的栅源极电容，Cgd为PMOS驱动管的栅漏极电容。gmVgs为PMOS驱动管的栅源电压Vgs控制的电流源，r₀为PMOS驱动管的输出阻抗。对图2所示低压降稳压器电路的小信号模型进行零极点分析可知，其输出电容Co的值一般远大于误差放大器电路100输出点上的寄生电容，所以通常这一点为输出主极点P1。输出主极点P1的角频率ω_p1为：

ωP1=1r0C0---(1)]]>

其中：r₀是稳定环路的PMOS驱动管的输出阻抗。

第二主极点P2位于误差放大器电路100的输出端，由误差放大器电路100的输出阻抗Roa，PMOS驱动管110的栅源电容Cgs与栅漏电容Cgd的并联电容得到。第二主极点P2的角频率ω_p2为：

ωP2≈1Roa(Cgs+Cgd)---(2)]]>

由于输出电容Co存在等效串联电阻Resr，电路会存在一个零点Z1。零点Z1的角频率ω_z1为：

ωZ1=1ResrC0---(3)]]>

图3是图1所示低压降稳压器电路的幅频特性曲线图。由图3可知，零点Z1带来的90度相移抵消了第二主极点P2带来的负90度相移，由此可见，只要使稳压器的单位增益带宽小于第三主极点P3就可以使环路有较好的稳定性。