[实用新型]半导体芯片封装结构

说明书

技术领域

本实用新型涉及半导体器件的封装技术领域，特别地，涉及一种半导体芯片封装结构。

背景技术

随着电子产品向小型化方向发展，在手提电脑、CPU电路、微型移动通信电路(手机等)、数字音视频电路、通信整机、数码相机等消费类电子领域的大规模IC和VLSI(超大规模IC)应用电路中，要求半导体芯片的外形做得更小更薄。

现有技术中，微缩封装集成电路采用的是晶圆级封装工艺，如图1所示，此封装主要由表面保护层11、芯片12和管脚13组成。其中，表面保护层11一般采用聚酞亚胺(Polyimide，Pi)类材料；芯片12由硅材料构成；管脚13一般采用含锡量高的金属球。

但上述晶圆级封装工艺存在的缺点如下：(1)、成本高。为了搭配现有各类便携式电子产品主板上的焊垫方阵，此产品要求配套的内部集成电路必须做到相应大小(如1.5mmx1.5mm、2mmx2mm等)，由于结构的局限，目前必须使用同样面积大小的晶粒，这样就大大增加了产品成本。(2)、生产周期长。目前的产品使用了类似晶圆制造技术，多采用光罩和金属溅射的工艺来连接晶粒的电路和外围的管脚，生产流程繁琐。(3)、技术壁垒。由于国外一些知名的公司(例如德州仪器TI)开发此结构比较早，对于溅射球下金属UBM(Under Ball Metal)设置了很多专利壁垒，成本巨大。(4)、产品对使用环境要求苛刻。如图1所示，由于芯片12(硅材料构成)直接裸露在外，硅材料比较脆，在实际使用过程中容易产生边缘崩缺和表面电路划伤、掉球等。

实用新型内容

本实用新型的目的在于提供一种半导体芯片封装结构，解决现有技术中半导体芯片封装结构成本高昂、生产周期较长、工序繁杂等问题。

为解决上述问题，本实用新型提供一种半导体芯片封装结构，包括芯片、粘合材料层、引线、导线框架、焊盘和封装体，由引线连接芯片和导线框架，所述封装体将芯片、粘合材料层、引线、导线框架封合在一起；其特征在于，所述焊盘位于所述导线框架的下方，包括：位于中间区域布设的至少一个散热焊点以及位于外围布设的多个管脚焊点，所述散热焊点和所述管脚焊点具有助焊镀层。

可选地，所述助焊镀层为锡镀层。

可选地，所述锡镀层的厚度为0.01毫米至0.1毫米。

可选地，所述锡镀层中锡的含量为80％至99.99％。

可选地，所述散热焊点是通过导线框架与其中一个管脚焊点连接。

可选地，所述散热焊点为圆形、矩形或多边形。

可选地，所述管脚焊点为圆形、矩形或多边形。

可选地，所述半导体芯片封装结构的尺寸为1.5毫米x1.5毫米，厚度为0.5毫米至1.0毫米。

可选地，所述管脚焊点的数量为八个，构成三横三纵的布局形式。

可选地，所述管脚焊点构成的布局形式包括三横四纵、四横三纵或四横四纵。

与现有技术相比，上述技术方案具有以下优点：

本实用新型的半导体封装结构包括芯片、粘合材料层、引线、导线框架、焊盘和封装体，由引线连接芯片和导线框架，所述封装体将芯片、粘合材料层、引线、导线框架封合在一起，在所述导线框架的中间区域布设有至少一个散热焊点，在所述导线框架的外围区域布设有围绕所述散热焊点的多个管脚焊点。相比于现有管脚焊点为金属球的晶圆级封装结构，具有如下优势：1、芯片的面积与晶圆级封装结构相比可以缩小约50％，使每片晶圆上芯片的数量增加，降低芯片的成本；2、可使用通用的无引脚小封装(Small Leadless Package，SLP)的封装和测试工艺，没有产能和生产周期的局限；3、封装焊接面的引脚焊点结构与现有广泛应用的SLP封装相同，可与广泛应用并成熟的SLP封装SMT工艺兼容。

另外，相比于现有技术中管脚焊点多采用镍、钯、金等金属材料制作，在进行封装焊接时会产生诸如焊料(例如焊锡)与管脚之间不易接合导致焊接不佳的问题，本实用新型的半导体封装结构中的散热焊点和管脚焊点具有助焊镀层，在焊接作业中利用所述助焊镀层可以增加管脚焊点与焊料之间的接合牢度，提高了焊接质量和良率。

附图说明

图1为现有技术晶圆级封装工艺半导体封装结构的示意图；

图2为本实用新型半导体芯片封装结构的示意图；

图3为本实用新型半导体芯片封装结构中焊盘在第一实施例中的示意图；

图4为将图3所示的焊盘的散热焊点和管脚焊点与导线框架连接的结构示意图；

图5为图4中沿着A-A切割线的剖视图；

图6为本实用新型半导体芯片封装结构中焊盘在第二实施例中的示意图；