[实用新型]一种基于虚拟接口的条码解码芯片及条码解码装置

说明书

【技术领域】

本实用新型属于条码技术领域，特别地，涉及一种基于虚拟接口的条码解码芯片及条码解码装置。

【背景技术】

条码技术是在计算机技术与信息技术基础上发展起来的一门集编码、印刷、识别、数据采集和处理于一身的新兴技术。条码技术由于其识别快速、准确、可靠以及成本低等优点，被广泛应用于商业、图书管理、仓储、邮电、交通和工业控制等领域，并且势必在逐渐兴起的“物联网”应用中发挥重大的作用。

目前被广泛使用的条码包括一维条码及二维条码。一维条码又称线形条码，是由平行排列的多个“条”和“空”单元组成，条形码信息靠条和空的不同宽度和位置来表达。一维条码只是在一个方向(一般是水平方向)表达信息，而在垂直方向则不表达任何信息，因此信息容量及空间利用率较低，并且在条码损坏后即无法识别。

二维条码是由按一定规律在二维方向上分布的黑白相间的特定几何图形组成，其可以在二维方向上表达信息，因此信息容量及空间利用率较高，并具有一定的校验功能。二维条码可以分为堆叠式二维条码和矩阵式二维条码。堆叠式二维条码是由多行短截的一维条码堆叠而成，代表性的堆叠式二维条码包括PDF417、Code 49、Code 16K等。矩阵式二维条码是由按预定规则分布于矩阵中的黑、白模块组成，代表性的矩阵式二维条码包括Codeone、Aztec、Data Matrix、OR码等。

现有的条码解码处理一般是利用软件解码的方式实现，需要在处理器中写入实现解码算法的一系列软件程序，软件程序容易被反向工程所破解；由于单个处理器只能同时针对一种特定类型的条码格式进行解码处理，因此解码速度较慢，不能处理多种格式类型的条码；再者，由于实现条码解码的软件算法较为复杂，因此所采用的处理器一般而言为高端的处理器(如32位处理器)，由于高端的处理器价格较为昂贵，因此造成成本升高。

另外，现有的条码解码设备需要专门的条码解码处理器和处理电路才能实现解码功能，设备体积较大，通用性差。现有的便携式电子设备需要对内部结构和处理程序进行修改才能集成现有的条码解码设备，增加了便携式电子设备的制造成本和使用成本，而且普通的便携式电子设备在不进行设备改造的情况下不易实现条码解码功能，这限制了条码技术的应用领域。

因此，针对现有技术存在的以上不足，亟需提供一种条码解码方案，以实现条码解码设备的小型化、便携化及即插即用功能。

【发明内容】

为了克服现有条码解码设备体积较为庞大，便携性不强，无法实现即插即用，本实用新型提供了一种基于虚拟接口的条码解码芯片，以克服上述问题。

本实用新型提供一种基于虚拟接口的条码解码芯片，包括：数据存储器，用于存储条码图像；寄存器组，包括命令寄存器和数据寄存器，命令寄存器用于暂存命令，数据寄存器用于暂存数据；条码解码流水线，用于处理条码图像；主控逻辑模块，从命令寄存器获取处理命令，根据处理命令将数据存储器中存储的条码图像传输至条码解码流水线进行解码；虚拟NAND闪存总线接口，与寄存器组电连接，用于传输符合NAND闪存接口标准的数据。

根据本实用新型的一个优选实施例，条码解码芯片进一步包括配置存储器，配置存储器与寄存器组电连接，用于存储条码解码流水线工作时的运算参数以及查表数据，条码解码流水线通过主控逻辑模块以及寄存器组从配置存储器获取运算参数以及查表数据。

根据本实用新型的一个优选实施例，条码解码芯片进一步包括配置存储器，配置存储器设置在条码解码流水线内部，用于存储条码解码流水线工作时的运算参数以及查表数据。

根据本实用新型的一个优选实施例，条码解码芯片包括由硬件逻辑实现的多个条码解码流水线，多个条码解码流水线对条码图像进行并行处理。

根据本实用新型的一个优选实施例，虚拟NAND闪存总线接口包括基本输入输出引脚、命令锁存使能引脚、地址锁存使能引脚、片选引脚、写使能引脚以及读使能引脚。

本实用新型进一步提供一种包括条码解码芯片的条码解码装置，包括：USB接口，用于输入或输出符合USB通信协议的数据；闪存数据控制模块，用于对虚拟NAND闪存总线接口进行访问及输入输出数据；USB控制器，用于将从USB接口输入的符合USB通信协议的数据转换为存储数据输入闪存数据控制模块117，以及将从闪存数据控制模块输出的数据转换为符合USB通信协议的数据，经由USB接口输出；微处理器，用于协调闪存数据控制模块和USB控制器的工作状态；