[实用新型]片式肖特基二极管有效
申请号: | 201020185433.6 | 申请日: | 2010-05-11 |
公开(公告)号: | CN201741701U | 公开(公告)日: | 2011-02-09 |
发明(设计)人: | 王毅;殷俊;陈晓华 | 申请(专利权)人: | 扬州扬杰电子科技有限公司 |
主分类号: | H01L29/872 | 分类号: | H01L29/872;H01L29/45 |
代理公司: | 北京连和连知识产权代理有限公司 11278 | 代理人: | 奚衡宝 |
地址: | 225008 江苏*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 片式肖特基 二极管 | ||
技术领域
本实用新型涉及半导体器件,具体涉及肖特基二极管。
背景技术
肖特基二极管是利用金属和半导体之间接触势垒进行工作的一种多子型器件。它包括由重掺杂硅衬底及轻掺杂的硅外延层构成的硅外延片,衬底背面的欧姆接触电极,硅外延的上方势垒金属(硅化物)周边围有掺B的P+环的势垒,上方设置有金属电极。在本发明作出前,传统的硅肖特基二极管,衬底背面欧姆接触电极均采用Ag,限制了其后工序加工手段及封装形式,从而使其应用场合受到了极大限制。
发明内容
本实用新型的目的是提供一种能用于共晶焊的片式肖特基二极管。
本实用新型的技术方案是:包括由重掺杂硅衬底及硅外延层构成的外延片、欧姆接触电极、周边围有P+环的势垒金属硅化物、势垒金属硅化物上的金属电极以及顶部钝化层,其特征是,所述欧姆接触电极为镀覆在重掺杂硅衬底底面的金层;所述的硅外延层厚度1-10μm。
所述钝化层包括钝化层一和钝化层二;钝化层二的底面接触硅外延层和P+环,侧面接触金属电极;钝化层一的底面接触钝化层二和金属电极。
本实用新型采用了在掺砷衬底的底面镀覆Au的工艺,能有效的实现与框架的共晶焊,实现器件外形片式样,小型样,从而拓宽了应用范围。 P型环有效终结肖特基结边沿处的电场,钝化层能更好的终断反向漏电流,特别是能抑制边沿处的漏电流,背面掺砷衬底上镀Au电极使芯片实现与框架共晶,从而使器件片式化小型化。
附图说明
图1是本实用新型的结构示意图。
图中1是重掺杂硅衬底,2是硅外延层,3是欧姆接触电极,4是P+环,5是势垒金属硅化物,6是金属电极,7是钝化层一,8是钝化层二。
具体实施方式
本实用新型如图1所示:包括由重掺杂硅衬底1及硅外延层2构成的外延片、欧姆接触电极3、周边围有P+环4的势垒金属硅化物5、势垒金属硅化物5上的金属电极6以及顶部钝化层7、8,所述欧姆接触电极3为镀覆在重掺杂硅衬底1底面的金层;所述的硅外延层2厚度1-10μm,硅外延层2中按浓度1×1015-1×1017cm-3掺杂有磷。
所述钝化层包括钝化层一和钝化层二;钝化层二的底面接触硅外延层2和P+环4,侧面接触金属电极6;钝化层一的底面接触钝化层二和金属电极6。
制作本实用新型时,硅外延层2掺杂为磷,重掺杂硅衬底1掺杂为砷。P+环4掺杂为硼。势垒金属硅化物5中的势垒金属为Cr、Ti或Mo。重掺杂硅衬底1底部欧姆接触电极为在掺砷衬底底面上镀Au或多层Au。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于扬州扬杰电子科技有限公司,未经扬州扬杰电子科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201020185433.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:碳化硅基复合衬底
- 下一篇:P沟道JFET与双极混合集成电路
- 同类专利
- 专利分类