[实用新型]一种实现多相位时钟分数分频的装置

权利要求书

1.一种实现多相位时钟分数分频的装置，包括累加器和触变电路，其特征在于，该装置还包括沿检测单元，其中：

所述沿检测单元包括n个并行的沿检测电路和一个或门，每个沿检测电路根据所述累加器产生的使能信号对输入的两个时钟信号的沿进行检测，产生控制信号PROG，各沿检测电路输出的控制信号PROG经过所述或门后产生控制信号PROG_OR，所述控制信号PROG_OR作为时序控制信号输入到所述累加器，同时所述控制信号PROG_OR作为触发信号输入到所述触变电路；

其中，所述n个沿检测电路中，向各沿检测电路输入的两个时钟信号之间的相位差均相等，所述n与输入的时钟信号的总数目相同。

2.如权利要求1所述的装置，其特征在于，所述沿检测电路包括控制模块和沿触发模块，其中：

所述控制模块，对输入的第一时钟信号的上升沿进行计数，并在计数到预定值时，检测第一时钟信号的下降沿，并根据检测结果产生第二时钟信号上升沿检测的使能信号；

所述沿触发模块，在第一时钟信号的第一个上升沿来到时，将控制信号PROG置位，其后根据所述控制模块产生的第二时钟信号上升沿检测的使能信号和所述累加器产生的使能信号，检测第二时钟信号的上升沿，在第二时钟信号的上升沿到来时，将控制信号PROG复位。

3.如权利要求2所述的装置，其特征在于，

所述预定值为N-1，N为整数，其中，N小于等于所要实现的分频比的整数部分的二分之一。

4.如权利要求3所述的装置，其特征在于，

当所要实现的分频比的整数部分为偶数时，N等于所述分频比的整数部分的二分之一。

5.如权利要求3或4所述的装置，其特征在于，

各沿检测电路输入的两个时钟信号之间的相位差均为其中，为所要实现的分频比减去2N后剩余的分数部分的二分之一，T_ref为输入的时钟信号的周期。

6.如权利要求2或3所述的装置，其特征在于，

所述控制模块包括用于对第一时钟信号的上升沿计数的计数器和用于检测第一时钟信号的下降沿的D型触发器。

7.如权利要求6所述的装置，其特征在于，所述计数器为可编程计数器。

8.如权利要求7所述的装置，其特征在于，

所述沿触发模块包括用于检测第一时钟信号上升沿的第一D型触发器、用于检测第二时钟信号上升沿的第二D型触发器、两个与门，一个或非门和一个非门。

9.如权利要求1、2或3所述的装置，其特征在于，

所述触变电路，用于将所述沿检测单元输出的控制信号PROG_OR触变产生占空比为50％的时钟信号。

10.如权利要求1、2或3所述的装置，其特征在于，

所述每个沿检测电路根据所述累加器产生的使能信号对输入的两个时钟信号的沿顺序地进行检测。

11.如权利要求1、2或3所述的装置，其特征在于，

所述累加器，用于累加固定码以产生所述使能信号。