[发明专利]三维半导体装置及其操作方法

说明书

本申请要求于2010年2月18日提交的第10-2010-0014751号韩国专利申请的优先权，其公开通过引用全部包含于此。

技术领域

本发明构思的实施例通常涉及半导体存储装置。更具体地讲，本发明构思的实施例涉及三维半导体装置和相关的操作方法。

背景技术

在过去的几十年中，研究者对于半导体存储装置的性能、存储容量、成本进行着不断的改善。用于实现这些改善的一项主要的技术是增加装置的集成密度。

一种最常见的用于增加半导体存储装置的集成密度的方式是通过小型化。换句话说，减小装置的特征尺寸使得更多的存储单元能够形成在装置的单位面积中，这可以增加装置的速度和存储容量，同时降低存储的每位(bit)的成本。

装置小型化受到制造技术的限制。例如，为了形成具有高集成密度的半导体存储装置，制造设备必须能够在装置中产生精细的图案。然而，改善这样的制造设备的精度是极其昂贵的。

在努力改善半导体存储装置的集成密度而不管制造技术的限制的过程中，研究者已经开发了以三维网格(grid)存储数据的三维半导体存储装置。为了证明三维半导体存储装置的大规模生产是可行的，制造技术与二维半导体存储装置相比必须能够降低它们的每位的制造成本。

发明内容

本发明构思的实施例提供三维半导体装置和操作三维半导体存储装置的方法。与二维半导体存储装置相比，特定的实施例提供增加的每单位面积的数据存储。

根据本发明构思的一个实施例，一种三维半导体装置包括：电极结构，包括三维布置的多个电极；多个有源图案，穿过电极结构；信息存储元件，设置在电极结构和所述多个有源图案之间。位于有源图案之一的相对侧的两个电极电隔离。

在特定的实施例中，电极结构包括第一电极组至第m电极组，第一电极组至第m电极组均包括多个垂直堆叠的电极，第一电极组至第m电极组是从第一电极组至第m电极组水平地布置的，其中，m是自然数。有源图案设置在第(2n+1)电极组和第(2n+2)电极组之间，其中，n是自然数，第(2n+1)电极组中的电极中的至少一个电极与第(2n+2)电极组中的所有电极电隔离。

在特定的实施例中，所述三维半导体装置包括第一连接区域、第二连接区域和在第一连接区域以及第二连接区域之间的单元阵列区域。位于相同高度处的第(2n+1)电极组中的电极和第(2n+3)电极组中的电极在第一连接区域中连接并处于等电势状态，位于相同高度处的第(2n+2)电极组中的电极和第(2n+4)电极组中的电极在第二连接区域中连接并处于等电势状态。

在特定的实施例中，所述三维半导体装置包括第一连接区域、第二连接区域以及在第一连接区域和第二连接区域之间的单元阵列区域。位于相同高度处的第(2n+2)电极组中的电极和第(2n+3)电极组中的电极在第一连接区域中彼此连接并处于等电势状态，位于相同高度处的第(2n+4)电极组中的电极和第(2n+5)电极组中的电极在第二连接区域中彼此连接并处于等电势状态。

在特定的实施例中，所述三维半导体装置包括第一连接区域、第二连接区域以及在第一连接区域和第二连接区域之间的单元阵列区域，所述三维半导体装置还包括：第一互连线，连接到第一连接区域中的电极；第二互连线，连接到第二连接区域中的电极。

在特定的实施例中，每条第一互连线电连接位于相同高度处的第(2n+1)电极组中的电极和第(2n+3)电极组中的电极，每条第二互连线电连接位于相同高度处的第(2n+2)电极组中的电极和第(2n+4)电极组中的电极。

在特定的实施例中，每条第一互连线电连接位于相同高度处的第(2n+2)电极组中的电极和第(2n+3)电极组中的电极，每条第二互连线电连接位于相同高度处的第(2n+4)电极组中的电极和第(2n+5)电极组中的电极。

在特定的实施例中，所述三维半导体装置还包括位线，所述位线连接到有源图案并与单元阵列区域中的电极交叉，其中，第一互连线和第二互连线与位线具有基本相同的材料、高度、或厚度。

在特定的实施例中，所述三维半导体装置还包括：基底，设置在电极结构下方；源极线，设置在电极结构下方，其中，源极线包括与基底和有源图案相比导电类型不同的半导体材料。

在特定的实施例中，电极结构包括：第一电极组至第m电极组，均包括多个垂直堆叠的电极，第一电极组至第m电极组是从第一电极组至第m电极组水平地布置的，其中，m是自然数。源极线包括形成在基底中并在在第(2n+2)电极组和第(2n+3)电极组之间的杂质区域，其中，n是自然数。