[发明专利]使用自适应编程验证方案的闪速存储器件和相关操作方法

说明书

本申请要求在35 U.S.C.§119下在2010年2月11日递交的韩国专利申请No.10-2010-0012894的优先权，其公开合并在此，以作参考。

技术领域

本发明原理的实施例一般地涉及半导体存储器件。更具体地，本发明原理的实施例涉及使用自适应编程验证方案的闪速存储器件和相关操作方法。

背景技术

半导体存储器在从卫星到消费产品的多种现代电子器件中扮演着重要角色。因此，半导体存储器技术的进步可以导致大量技术应用的显著提升。

根据是否在断电时保持存储数据，可以将半导体存储器件粗略地划分为两个类别。所述类别包括易失性半导体存储器件和非易失性半导体存储器件，其中易失性半导体存储器件在断电时丢失存储数据，而非易失性半导体存储器件在断电时保持存储数据。易失性存储器件的示例包括静态随机存取存储器(SRAM)器件和动态随机存取存储器(DRAM)器件。非易失性存储器件的示例包括各种只读存储器(ROM)，例如MROM、PROM、EPROM和EEPROM。

近年来，EEPROM形式的闪速存储器变得越来越普遍。与其他形式的非易失性存储器相比，闪速存储器较为廉价，并且能够提供较高性能和数据存储容量。此外，闪速存储器能够抗物理震动，使其特别广泛地用于便携式设备中，例如蜂窝电话、数码相机、笔记本计算机等。

闪速存储器具有两种普通配置，包括NOR配置和NAND配置。具有这些配置的闪速存储器分别被称为NOR闪速存储器和NAND闪速存储器。与NAND闪速存储器相比，NOR闪速存储器可以提供更快的存取速度，但具有较低的存储容量。因此，NOR闪速存储器通常用于存储要求快速存取的信息(例如代码)，而NAND闪速存储器通常用于提供针对诸如多媒体信息、数据文件等信息的大量数据存储能力。

一些闪速存储器被设计为每个存储单元存储多于一比特数据。每个存储单元存储多于一比特数据的闪速存储器被称为多级单元(MLC)闪速存储器。

一般使用称为步增脉冲编程(incremental step pulse programming)(ISPP)的技术对MLC闪速存储器编程。在步增脉冲编程中，利用多个编程循环(program loop)对选定的存储单元编程，其中每个编程循环包括向选定的存储单元施加编程电压以修改该存储单元的状态的编程执行部分，以及向选定的存储单元施加验证电压以确定该存储单元是否达到目标状态的验证部分。通过以此方式执行编程循环，逐步对选定的存储单元编程，并且可以防止某种类型的编程错误，例如重复编程(over-programming)。

发明内容

本发明原理的实施例提供使用自适应编程验证方案的闪速存储器件以及操作闪速存储器件的方法。

根据本发明原理的实施例，一种对闪速存储器件编程的方法包括(a)对选定的存储单元编程，(b)执行验证操作，以确定选定的存储单元的阈值电压是否达到了与目标编程状态相对应的验证电平，(c)根据与检测选定的存储单元中的初始合格比特(initial pass bit)相关联的参数，确定针对至少一个目标编程状态的验证起始点，和(d)根据与检测将多个选定的存储单元成功编程为最低的一个目标编程状态相关联的参数，确定针对至少一个目标编程状态的验证结束点。

在特定实施例中，与检测初始合格比特相关联的参数是：在检测到初始合格比特的编程循环中，用于对选定的存储单元编程的编程电压。

在特定实施例中，验证起始点是验证起始循环(verification start loop)。

在特定实施例中，验证起始点根据与初始编程状态相对应的第一阈值电压分布和与至少一个目标编程状态相对应的第二阈值电压分布之间的裕度(margin)而变化。

在特定实施例中，验证起始点根据第一和第二阈值电压分布是否重叠而变化。

在特定实施例中，在第一和第二阈值电压分布重叠的情况下，提高验证起始点。

在特定实施例中，在第一和第二阈值电压分布不重叠的情况下，降低验证起始点。

在特定实施例中，与检测将多个选定的存储单元成功编程为最低的一个目标编程状态相关联的参数包括：在检测到所述多个选定的存储单元被成功编程为所述最低的一个目标编程状态的编程循环中使用的编程电压。

在特定实施例中，确定验证结束点包括：预测针对至少一个目标编程状态的合格点，以及从预测的合格点减去偏移值。

在特定实施例中，从多个目标编程状态的预测的合格点减去相同的偏移值，以确定针对所述多个目标编程状态的验证结束点。

附图说明