[发明专利]驱动电路和显示设备

权利要求书

1.一种驱动电路，包括：

互相串联连接并且被插入在高电压线路与低电压线路之间的输入侧反相电路和输出侧反相电路，

其中所述输出侧反相电路包括

具有第一栅极和第二栅极的CMOS晶体管，该CMOS晶体管的漏极被连接到所述高电压线路侧并且其源极被连接到所述输出侧反相电路的输出侧，

MOS晶体管，该MOS晶体管的漏极被连接到所述低电压线路侧并且其源极被连接到所述输出侧反相电路的输出侧，以及

校正电路，该校正电路校正所述CMOS晶体管的两个栅极中的一者或两者的电压。

2.如权利要求1所述的驱动电路，其中，所述校正电路在所述CMOS晶体管的两个栅极中的一者或两者中将与所述CMOS晶体管的阈值电压相对应的电压设置为偏移。

3.如权利要求2所述的驱动电路，其中，所述校正电路包括：

第一晶体管，该第一晶体管的源极或者漏极被连接到所述CMOS晶体管的第一栅极侧，并且所述第一晶体管的源极和漏极中未被连接到所述CMOS晶体管的第一栅极侧的一者被连接到所述高电压线路侧；

第二晶体管，该第二晶体管的源极或者漏极被连接到所述CMOS晶体管的第一栅极侧，并且所述第二晶体管的源极和漏极中未被连接到所述CMOS晶体管的第一栅极侧的一者被连接到所述CMOS晶体管的漏极侧；

第三晶体管，该第三晶体管的源极或者漏极被连接到所述CMOS晶体管的漏极侧，并且所述第三晶体管的源极和漏极中未被连接到所述CMOS晶体管的漏极侧的一者被连接到所述高电压线路侧；以及

第一电容器，该第一电容器的一端被连接到所述CMOS晶体管的第一栅极侧并且其另一端被连接到所述输入侧反相电路的输入侧，并且

所述校正电路在所述CMOS晶体管的第一栅极中将与所述CMOS晶体管的阈值电压相对应的电压设置为偏移。

4.如权利要求2所述的驱动电路，其中，所述校正电路包括：

第四晶体管，该第四晶体管的源极或者漏极被连接到所述CMOS晶体管的第二栅极侧，并且所述第四晶体管的源极和漏极中未被连接到所述CMOS晶体管的第二栅极侧的一者被连接到所述低电压线路侧；

第五晶体管，该第五晶体管的源极或者漏极被连接到所述CMOS晶体管的第二栅极侧，并且所述第五晶体管的源极和漏极中未被连接到所述CMOS晶体管的第二栅极侧的一者被连接到所述CMOS晶体管的源极侧；

第六晶体管，该第六晶体管的源极或者漏极被连接到所述CMOS晶体管的源极侧，并且所述第六晶体管的源极和漏极中未被连接到所述CMOS晶体管的源极侧的一者被连接到所述输出侧反相电路的输出侧；以及

第二电容器，该第二电容器的一端被连接到所述CMOS晶体管的第二栅极侧并且其另一端被连接到所述输入侧反相电路的输出侧。

5.如权利要求2所述的驱动电路，其中，所述校正电路包括：

第五晶体管，该第五晶体管的源极或者漏极被连接到所述CMOS晶体管的第二栅极侧，并且所述第五晶体管的源极和漏极中未被连接到所述CMOS晶体管的第二栅极侧的一者被连接到所述CMOS晶体管的源极侧；

第六晶体管，该第六晶体管的源极或者漏极被连接到所述CMOS晶体管的源极侧，并且所述第六晶体管的源极和漏极中未被连接到所述CMOS晶体管的源极侧的一者被连接到所述输出侧反相电路的输出侧；以及

第二电容器，该第二电容器的一端被连接到所述CMOS晶体管的第二栅极侧并且其另一端被连接到所述输入侧反相电路的输出侧。

6.一种显示设备，包括：

显示部分，该显示部分包括按行布置的多条扫描线、按列布置的多条信号线以及按行和列布置的多个像素；以及

驱动部分，该驱动部分驱动所述像素中的每一个，

其中，所述驱动部分包括各自为每条扫描线设置的多个驱动电路，

所述驱动电路中的每一个包括互相串联连接并且被插入在高电压线路与低电压线路之间的输入侧反相电路和输出侧反相电路，并且所述输出侧反相电路包括

具有第一栅极和第二栅极的CMOS晶体管，该CMOS晶体管的漏极被连接到所述高电压线路侧并且其源极被连接到所述输出侧反相电路的输出侧，

MOS晶体管，该MOS晶体管的漏极被连接到所述低电压线路侧并且其源极被连接到所述输出侧反相电路的输出侧，以及

校正电路，该校正电路校正所述CMOS晶体管的两个栅极中的一者或两者的电压。