[发明专利]自对准电荷平衡的功率双扩散金属氧化物半导体制备方法有效

专利信息
申请号: 201010620244.1 申请日: 2010-12-21
公开(公告)号: CN102148159A 公开(公告)日: 2011-08-10
发明(设计)人: 陈军;李亦衡;管灵鹏;何佩天;马国荣;安荷·叭剌;哈姆扎·依玛兹 申请(专利权)人: 万国半导体股份有限公司
主分类号: H01L21/336 分类号: H01L21/336
代理公司: 上海信好专利代理事务所(普通合伙) 31249 代理人: 张静洁;徐雯琼
地址: 美国加利福尼亚桑*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 对准 电荷 平衡 功率 扩散 金属 氧化物 半导体 制备 方法
【说明书】:

技术领域

本发明主要涉及金属氧化物半导体场效应管(MOSFETs),更确切地说,是一种自对准电荷平衡的功率双扩散金属氧化物半导体场效应管(DMOSFET)的制备方法。

背景技术

功率MOSFETs典型应用于需要功率转换和功率放大的器件中。对于功率转换器件来说,市场上可买到的代表性的器件就是双扩散MOSFETs(DMOSFETs)。在一个典型的晶体管中,大部分的击穿电压BV都由漂流区承载,为了提供较高的击穿电压BV,漂流区要低掺杂。然而,低掺杂的漂流区会产生高导通电阻Rds-on。对于一个典型的晶体管而言,Rds-on与BV2.5成正比。因此,对于传统的晶体管,随着击穿电压BV的增加,Rds-on也急剧增大。

超级结是一种众所周知的半导体器件。超级结晶体管提供了一种可以在维持很高的断开状态击穿电压(BV)的同时,获得很低的导通电阻(Rds-on)的方法。超级结器件含有形成在漂流区中的交替的P-型和N-型掺杂立柱。在MOSFET的断开状态时,在相对很低的电压下,立柱就完全耗尽,从而能够维持很高的击穿电压(立柱横向耗尽,因此整个p和n立柱耗尽)。对于超级结,导通电阻Rds-on的增加与击穿电压BV成正比,比传统的半导体结构增加得更加缓慢。因此,对于相同的高击穿电压(BV),超级结器件比传统的MOSFET器件具有更低的Rds-on(或者,相反地,对于特定的Rds-on,超级结器件比传统的MOSFET具有更高的BV)。

美国专利号为4,754,310的专利提出了一种用于二极管或晶体管的半导体器件,包含一个具有耗尽层的半导体本体,例如通过反向偏压整流结,耗尽层形成在至少器件的高电压运作模式下的整个部分中。耗尽的本体部分含有一个交错导电类型的第一和第二区的交错式结构,能够承载整个耗尽的本体部分上的高电压。设置每个第一和第二区的厚度和掺杂浓度,使得形成在每个区域中单位面积上所消耗的空间电荷达到平衡,至少使由任何不平衡所产生的电场都小于临界电场强度。在达到临界电场强度时会在本体部分中发生雪崩击穿。至少一个运作模式下的第一区,可提供穿过本体部分的并联电流通路。

美国专利号为6,818,513的专利,Marchant提出了一种超级结沟槽栅极场效应管器件的制备方法。图1A表示Marchant的超级结沟槽栅极场效应管器件的剖面图。在Marchant方法中,具有第二导电类型的阱区形成在半导体衬底29中,半导体衬底29具有主表面、N-外延部分32以及漏极区31,并且半导体衬底29由第一导电类型(例如N-型)制成。第一导电类型的源极区36形成在阱区中,沟槽栅极电极43形成在源极区附近。所形成的P-条纹沟槽35,从半导体衬底29的主表面开始,延伸到半导体衬底中,达到预设深度。第二导电类型(例如P-型)的半导体材料沉积在条纹沟槽35中。每个N+源极区36都在其中一个栅极结构45附近,并形成在多个P-阱区34中,P-阱区34也形成在半导体衬底29中。每个P-阱区34都沉积在其中一个栅极结构45附近。源极区36的接头41位于半导体衬底29的主表面28上。由于耗尽区32从相邻条纹35的侧面延伸,因此,条纹35之间的区域快速耗尽电荷载流子。图1B表示Marchant的另一种沟槽栅极超级结场效应管器件的侧剖面图。如图中所示,条纹35包含一个P-层35(a)和一个内层介电材料35(b),可以通过氧化P-层35(a)或二氧化硅等材料或空气,制备内层介电材料。然而,Marchant的方法刻蚀和填充条纹沟槽的步骤繁多,增加了含有利用Marchant方法制成的超级结晶体管器件的成本。另外,条纹沟槽35不是自对准的,有源单元间距(即从器件沟槽到器件沟槽)也不能小于12μm至16μm。

正是在这一前提下,提出了本发明的各种实施例。

发明内容

本发明提供了一种自对准电荷平衡的功率DMOS的制备方法,允许较高的单元密度、较好的工艺控制,并且使用较少的光致抗蚀剂掩膜。所用的掩膜较少,可以降低制造成本。

为实现上述目的,本发明提供了一种自对准电荷平衡的功率DMOS的制备方法,该方法包含以下步骤:

a在第一导电类型的半导体衬底上方,制备一个或多个平面栅极;

b在半导体中刻蚀一个或多个深沟槽,自对准到平面栅极上;

c用第二导电类型的半导体材料填充所述的深沟槽,使深沟槽与半导体衬底的邻近区域达到电荷平衡。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于万国半导体股份有限公司,未经万国半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201010620244.1/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top