[发明专利]芯片线路扇出方法及薄膜芯片装置

说明书

技术领域

本发明涉及一种芯片线路扇出方法及相关的薄膜芯片装置。

背景技术

随着电路制造技术的演进，集成电路芯片已不限于安装在传统的印刷电路板(Printed Circuit Board，PCB)上，举例来说，集成电路芯片也可安装于薄膜上。这种封装技术称为“薄膜芯片”(Chip on Film，COF)封装技术。

请参考图1，图1为现有技术一薄膜芯片封装的扇出(fan out)布局示意图。在图1中，一芯片100上的连外突块(bump)B1～BN通过一薄膜110上的线路L1～LN而连接至外引脚结合点(Outer Lead Bond，OLB)O1～ON，外引脚结合点O1～ON可连接至传统的印刷电路板或液晶显示(LiquidCrystal Display，LCD)面板等硬件装置。由于线路L1～LN仅可扇出于单一层薄膜110上，连外突块B1～BN的顺序须与外引脚结合点O1～ON一致，以利于线路布局。在图1中，为了维持信号传输的质量，线路的间距与一折角θ皆严格限制。也就是说，若线路的折角θ小于一门限角度，则该线路不符合芯片应用商对硬件的要求，而无法将对应的连外突块扇出至外引脚结合点。因此，连外突块B1～BN的位置必须妥善分配，尽可能将所有连外突块B1～BN扇出至外引脚结合点。除此之外，薄膜110的大小与芯片100在薄膜110上的位置也严格受限，因此，仅有一限定数量之内的连外突块可扇出至外引脚结合点。

为了增加可扇出的连外突块数目，常见的解决方案是扩大芯片100的面积，如图2所示的芯片200。如此一来，连外突块配置的空间与弹性增加，使得线路的折角θ得以增加，以符合硬件实现对折角θ的要求。除了增加芯片的面积外，传统上也另外通过调整连外突块的位置及在芯片单边上的连外突块的数量，来克服折角θ对线路扇出的限制。举例来说，线路折角θ太小的连外突块可移至芯片的其它侧。

然而，无论是增加芯片面积或调整芯片上的突块位置的方法皆涉及芯片内部集成电路的重新布局，不符合缩小芯片及降低设计成本的趋势。

因此，如何以更经济的方法克服薄膜上线路的折角对芯片扇出形成的限制，已成为业界的努力目标之一。

发明内容

本发明所要解决的技术问题是提供一种芯片线路扇出方法及相关的薄膜芯片装置，其能大幅地增加芯片扇出的弹性及有效降低芯片扇出成本。

为解决上述技术问题，根据本发明的一个方面，提供一种芯片线路扇出方法，包含：在一薄膜上安装一芯片；在该薄膜上形成多个外引脚结合点，其中该多个外引脚结合点根据一突块对应顺序来排列；在该芯片上形成多个连外突块，其中该多个连外突块根据一突块排列顺序来排列；以及形成多条连外线路，以将该多个外引脚结合点依据该突块对应顺序来连接至该多个连外突块。该突块对应顺序不同于该突块排列顺序，且该多条连外线路不交错。

根据本发明的另一方面，提供一种薄膜芯片装置，包含：一薄膜、一芯片以及多条连外线路。该薄膜包含多个外引脚结合点，该多个外引脚结合点根据一突块对应顺序来排列。该芯片则包含多个连外突块，该多个连外突块根据一突块排列顺序来排列。多条连外线路用来将多个外引脚结合点依据该突块对应顺序来连接至该多个连外突块。该突块对应顺序不同于该突块排列顺序，且该多条连外线路不交错。

根据本发明的另一方面，提供一种芯片线路扇出方法，包含：在一薄膜上安装一芯片；在该薄膜上形成多个外引脚结合点；在该芯片上形成多个连外突块；以及形成多条连外线路，以将该多个外引脚结合点分别连接至该多个连外突块，其中该多条连外线路当中的至少一条将该多个连外突块当中的至少一个连接至该多个外引脚结合点当中在空间上排列不相对应的至少一个。

根据本发明的另一方面，提供一种薄膜芯片装置，包含：一薄膜，包含多个外引脚结合点；一芯片，包含多个连外突块；以及多条连外线路，分别连接于该多个外引脚结合点与该多个连外突块之间，其中该多个连外突块当中的至少一个被连接至该多个外引脚结合点当中在空间上排列不相对应的至少一个。

本发明改变外引脚结合点与连外突块之间排列顺序的对应关系，以克服线路折角及其它硬件限制。通过将部分的连外线路绕经芯片的底部或周围，连外线路拥有更大的布局弹性，使得芯片线路的扇出可以最经济、便捷的线路布局的完成。

附图说明

图1为现有技术一薄膜芯片封装的扇出布局示意图。

图2为现有技术另一薄膜芯片封装的扇出布局示意图。

图3至图7为不同实施例的薄膜芯片装置的示意图。

图8为一实施例的线路扇出流程示意图。