[发明专利]芯片线路扇出方法及薄膜芯片装置

权利要求书

1.一种芯片线路扇出方法，包含：

在一薄膜上安装一芯片；

在该薄膜上形成多个外引脚结合点，其中该多个外引脚结合点根据一突块对应顺序来排列；

在该芯片上形成多个连外突块，其中该多个连外突块根据一突块排列顺序来排列；以及

形成多条连外线路，以将该多个外引脚结合点依据该突块对应顺序来连接至该多个连外突块，

其特征在于，该突块对应顺序不同于该突块排列顺序，且该多条连外线路不交错。

2.如权利要求1所述的芯片线路扇出方法，其特征在于，进一步包括在该芯片上形成一个或多个虚拟连外突块，以及形成该多条连外线路的步骤包括使该多条线路当中的一条或多条通过该一个或多个虚拟连外突块。

3.如权利要求1所述的芯片线路扇出方法，其特征在于，该多条连外线路当中的至少一条先往芯片内部的方向延伸再往芯片外部的方向延伸。

4.如权利要求1所述的芯片线路扇出方法，其特征在于，该多条连外线路当中的至少一条绕经该芯片的底部、顶部、与周围当中的至少一个。

5.如权利要求1所述的芯片线路扇出方法，其特征在于，该多条连外线路当中的每一条在该薄膜上的折角均大于一门限角度。

6.如权利要求1所述的芯片线路扇出方法，其特征在于，该多个连外突块当中的每一个是一电源连外突块、一输出信号连外突块与一输入信号连外突块之一。

7.如权利要求1所述的芯片线路扇出方法，其特征在于，该多个连外突块当中接近该芯片的第一侧上的至少一个连接至该多个外引脚结合点当中接近该芯片的第二侧上的至少一个。

8.如权利要求1所述的芯片线路扇出方法，其特征在于，该多个连外突块当中接近该芯片的第一侧上的至少一个连接至该多个外引脚结合点当中接近该芯片的第一侧上且在空间排列上不相对应的至少一个。

9.一种薄膜芯片装置，包含：

一薄膜，包含多个外引脚结合点，该多个外引脚结合点根据一突块对应顺序来排列；

一芯片，包含多个连外突块，该多个连外突块根据一突块排列顺序来排列；以及

多条连外线路，用来将该多个外引脚结合点依据该突块对应顺序来连接至该多个连外突块，

其特征在于，该突块对应顺序不同于该突块排列顺序，且该多条连外线路不交错。

10.如权利要求9所述的薄膜芯片装置，其特征在于，该芯片进一步包括一个或多个虚拟连外突块，以及该多条线路当中的一条或多条通过该一个至多个虚拟连外突块。

11.如权利要求9所述的薄膜芯片装置，其特征在于，该多条连外线路当中的至少一条先往芯片内部的方向延伸再往芯片外部的方向延伸。

12.如权利要求9所述的薄膜芯片装置，其特征在于，该多条连外线路中当中的至少一条绕经该芯片的底部、顶部与周围之一。

13.如权利要求9所述的薄膜芯片装置，其特征在于，该多条连外线路当中的每一条在该薄膜上的折角均大于一门限角度。

14.如权利要求9所述的薄膜芯片装置，其特征在于，该多个连外突块当中的每一个是一电源连外突块、一输出信号连外突块与一输入信号连外突块之一。

15.如权利要求9所述的薄膜芯片装置，其特征在于，该多个连外突块当中接近该芯片的第一侧上的至少一个连接至该多个外引脚结合点当中接近该芯片的第二侧上的至少一个。

16.如权利要求9所述的薄膜芯片装置，其特征在于，该多个连外突块当中接近该芯片的第一侧上的至少一个连接至该多个外引脚结合点当中接近该芯片的第一侧上且在空间排列上不相对应的至少一个。

17.一种芯片线路扇出方法，包含：

在一薄膜上安装一芯片；

在该薄膜上形成多个外引脚结合点；

在该芯片上形成多个连外突块；以及

形成多条连外线路，以将该多个外引脚结合点分别连接至该多个连外突块，其特征在于，该多条连外线路当中的至少一条将该多个连外突块当中的至少一个连接至该多个外引脚结合点当中在空间上排列不相对应的至少一个。

18.一种薄膜芯片装置，包含：

一薄膜，包含多个外引脚结合点；

一芯片，包含多个连外突块；以及

多条连外线路，分别连接于该多个外引脚结合点与该多个连外突块之间，

其特征在于，该多个连外突块当中的至少一个被连接至该多个外引脚结合点当中在空间上排列不相对应的至少一个。