[发明专利]栅极驱动电路

说明书

本申请要求于2009年12月29日提交的第2009-0133158号韩国专利申请的优先权和所有权益，该申请的全部内容通过引用包含于此。

技术领域

本发明涉及一种栅极驱动电路。更具体地讲，本发明涉及一种显示缺陷显著减少的栅极驱动电路。

背景技术

通常，液晶显示器(LCD)包括液晶显示面板，液晶显示面板具有下基底、面向下基底的上基底以及设置在下基底和上基底之间的液晶层。液晶显示面板通常包括栅极线、数据线和像素。

液晶显示器包括向栅极线顺序地输出栅极脉冲的栅极驱动电路和向数据线输出像素电压的数据驱动电路。栅极驱动电路和数据驱动电路通常安装在膜上，或者可选择地，例如安装在液晶显示面板上的芯片中。

已经提出了一种非晶硅栅极结构以尝试减少LCD中所需芯片的数量，在该非晶硅栅极结构中，通过薄膜工艺在下基底上直接形成栅极驱动电路。在非晶硅栅极结构中，栅极驱动电路通常包括至少一个移位寄存器，该至少一个移位寄存器包括若干个级联的级(cascaded stages)。

发明内容

本发明的示例性实施例提供了一种显著地减少显示装置中的显示缺陷的栅极驱动电路。

根据示例性实施例，一种栅极驱动电路包括N个级(其中，N是大于或等于2的自然数)。N个级是级联的，N个级中的每级具有连接到该级的栅极线。第一级组包括N个级中的k个级(其中，k是小于N的自然数)，并且第一级组响应于起始信号输出第一输出信号。第二级组(包括N-k个级)响应于第一输出信号产生第二输出信号，并向相应的栅极线输出第二输出信号。第一级组包括第一缓冲器和第二缓冲器，第一缓冲器和第二缓冲器中的每个缓冲器接收起始信号。第一缓冲器的尺寸小于第二缓冲器的尺寸。

第一级组包括第一级、第二级和第三级。第二级组包括第四级至第N级。

第一缓冲器被包括在第二级中，第二缓冲器被包括在第三级中。

第一缓冲器的尺寸比第二缓冲器的尺寸小大约35％。

栅极驱动电路还可包括虚设级，虚设级向第一级组和第二级组施加虚设输出信号，以将第一输出信号和第二输出信号降低至栅极截止电压的电平。

第一级组和第二级组均包括：电压输出部件，响应于从前面的级输出的输出信号和起始信号中的一个信号向栅极线施加时钟信号作为栅极电压；输出驱动部件，接收从前面的级输出的输出信号和起始信号中的一个信号，以驱动电压输出部件；保持部件，将栅极线保持在栅极截止电压；放电部件，设置在栅极线的端部处，以响应于从后面的级的电压输出部件输出的栅极电压将栅极线放电至栅极截止电压。

电压输出部件包括上拉晶体管，上拉晶体管的控制电极接收来自前面的级的输出信号或起始信号，上拉晶体管的输入电极接收时钟信号，上拉晶体管的输出电极连接到栅极线。电压输出部件还包括下拉晶体管，下拉晶体管的控制电极接收来自后面的级的输出信号，下拉晶体管的输入电极连接到上拉晶体管的输出电极，下拉晶体管的输出电极连接到接收从虚设级输出的虚设输出信号的输入端。

第一缓冲器和第二缓冲器均包括输入电极和控制电极从前面的级接收输出信号并且输出电极连接到上拉晶体管的控制电极的晶体管。

时钟信号包括：第一时钟信号、第二时钟信号和第三时钟信号，第一时钟信号、第二时钟信号和第三时钟信号以不同的延时时间段重复地导通和截止；第四时钟信号、第五时钟信号和第六时钟信号，第四时钟信号、第五时钟信号和第六时钟信号中的每个时钟信号重复地导通和截止，第四时钟信号的相位与第一时钟信号的相位不同，第五时钟信号的相位与第二时钟信号的相位不同，第六时钟信号的相位与第三时钟信号的相位不同。

所述不同的延时时间段包括1个水平时间段，第四时钟信号与第一时钟信号的相位差、第五时钟信号与第二时钟信号的相位差以及第六时钟信号与第三时钟信号的相位差中的每个相位差是大约180度(°)。

另一示例性实施例提供了一种包括级联的多个级的栅极驱动电路，该栅极驱动电路包括：虚设级组，接收起始信号并产生第一输出信号；级组，接收从虚设级组输出的第一输出信号，产生第二输出信号，并向相应的栅极线施加第二输出信号。虚设级组在3个水平时间段期间驱动相应的栅极线。

虚设级组包括第一虚设级、第二虚设级和第三虚设级。

因此，根据这里描述的示例性实施例，通过调整栅极驱动电路的晶体管的尺寸，向该晶体管施加栅极截止电压和/向栅极驱动电路添加虚设级，显著地减少了显示缺陷。

附图说明