[发明专利]栅极驱动电路

权利要求书

1.一种栅极驱动电路，所述栅极驱动电路包括：

N个级，其中，N是大于或等于2的自然数，N个级是级联的，N个级中的每级具有连接到该级的栅极线，N个级被划分成第一级组和第二级组，

第一级组包括N个级中的k个级并响应于起始信号输出第一输出信号，其中，k是小于N的自然数；

第二级组包括N-k个级，响应于第一输出信号产生第二输出信号，并向相应的栅极线输出第二输出信号，其中，

第一级组包括第一缓冲器和第二缓冲器，第一缓冲器和第二缓冲器中的每个缓冲器接收起始信号，第一缓冲器的尺寸小于第二缓冲器的尺寸。

2.如权利要求1所述的栅极驱动电路，其中，第一级组包括第一级、第二级和第三级，第二级组包括第四级至第N级。

3.如权利要求2所述的栅极驱动电路，其中，第一缓冲器被包括在第二级中，第二缓冲器被包括在第三级中。

4.如权利要求2所述的栅极驱动电路，其中，第一缓冲器的尺寸比第二缓冲器的尺寸小35％。

5.如权利要求2所述的栅极驱动电路，所述栅极驱动电路还包括虚设级，虚设级向第一级组和第二级组施加虚设输出信号，以将第一输出信号和第二输出信号降低至栅极截止电压的电平。

6.如权利要求5所述的栅极驱动电路，其中，第一级组和第二级组均包括：

电压输出部件，响应于从前面的级输出的输出信号和起始信号中的一个信号向栅极线施加时钟信号作为栅极电压；

输出驱动部件，接收从前面的级输出的输出信号和起始信号中的一个信号，以驱动电压输出部件；

保持部件，将栅极线保持在栅极截止电压；

放电部件，设置在栅极线的端部处，以响应于从后面的级的电压输出部件输出的栅极电压将栅极线放电至栅极截止电压。

7.如权利要求6所述的栅极驱动电路，其中，电压输出部件包括上拉晶体管和下拉晶体管，上拉晶体管的控制电极接收来自前面的级的输出信号和起始信号中的一个信号，上拉晶体管的输入电极接收时钟信号，上拉晶体管的输出电极连接到栅极线，下拉晶体管的控制电极接收来自后面的级的输出信号，下拉晶体管的输入电极连接到上拉晶体管的输出电极，下拉晶体管的输出电极连接到接收从虚设级输出的虚设输出信号的输入端。

8.如权利要求7所述的栅极驱动电路，其中，第一缓冲器和第二缓冲器均包括输入电极和控制电极从前面的级接收输出信号并且输出电极连接到上拉晶体管的控制电极的晶体管。

9.如权利要求6所述的栅极驱动电路，其中，所述时钟信号包括：

第一时钟信号、第二时钟信号和第三时钟信号，第一时钟信号、第二时钟信号和第三时钟信号以不同的延时时间段重复地导通和截止；

第四时钟信号、第五时钟信号和第六时钟信号，第四时钟信号、第五时钟信号和第六时钟信号中的每个时钟信号重复地导通和截止，第四时钟信号的相位与第一时钟信号的相位不同，第五时钟信号的相位与第二时钟信号的相位不同，第六时钟信号的相位与第三时钟信号的相位不同。

10.如权利要求9所述的栅极驱动电路，其中，所述不同的延时时间段包括1个水平时间段，第四时钟信号与第一时钟信号的相位差、第五时钟信号与第二时钟信号的相位差以及第六时钟信号与第三时钟信号的相位差中的每个相位差是180度。

11.一种包括级联的多个级的栅极驱动电路，所述栅极驱动电路包括：

虚设级组，接收起始信号并产生第一输出信号；

级组，接收从虚设级组输出的第一输出信号，产生第二输出信号，并向相应的栅极线施加第二输出信号，

其中，虚设级组在3个水平时间段期间驱动相应的栅极线。

12.如权利要求11所述的栅极驱动电路，其中，虚设级组包括第一虚设级、第二虚设级和第三虚设级。