[发明专利]采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法

说明书

技术领域

本发明是关于一种制备绝缘体上硅材料的方法，特别涉及一种采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法。

背景技术

随着集成电路的特征尺寸的减小，对硅单晶中缺陷的控制变得尤其重要。硅片中的缺陷主要来自两方面，一方面是晶体生长的过程中产生的原生缺陷，如晶体原生粒子(COPs)；另一方面是硅片热处理过程中产生的缺陷，如氧沉淀，这些缺陷如果在硅片表面的活性区，将对器件的性能有着破坏作用，使器件失效。此外，硅片在加工和集成电路制造的过程中不可避免地要受到如Cu、Ni和Fe等金属的沾污，这些金属杂质在硅中的扩散很快，如果存在于器件的有源区，将导致器件的失效，因此有效地消除硅片表面的金属杂质是至关重要的。氧沉淀及其诱生缺陷可以作为金属杂质的吸杂点，使得金属杂质在缺陷处聚集，但如果氧沉淀和诱生缺陷出现在器件活性区，也会影响器件的电学性能。因此，在器件工艺中一方面需要在硅片中产生大量的氧沉淀，起到吸杂的作用，另一方面又希望氧沉淀不要出现在硅片的活性区，这就是内吸杂(InternalGettering)的基本理念。硅片的内吸杂工艺，通过热处理，在硅片表面形成低氧及低金属的洁净区域(Denuded Zone-DZ)，并且在硅片体内形成氧沉淀和诱生缺陷以吸收金属杂质。经过DZ工艺处理的硅片，器件制备在DZ区域，能够有效地提高器件的良率。

此外，目前厚膜SOI材料(顶层硅通常大于1μm)广泛的应用于高压功率器件和微机电系统(MEMS)领域，特别是在汽车电子、显示、无线通讯等方面发展迅速。由于电源的控制与转换、汽车电子以及消费性功率器件方面对恶劣环境、高温、大电流、高功耗方面的要求，使得在可靠性方面的严格要求不得不采用SOI器件。目前厚膜SOI材料的用户主要包括美国Maxim、ADI、TI(USA)，日本NEC、Toshiba、Panasonic、Denso、TI(Japan)、FUJI、Omron等，欧洲Philips、X-Fab等。在这些SOI材料用户里面，很大的应用主要来源于各种应用中的驱动电路：如Maxim的应用于主要为手机接受段的放大器电路；Panasonic、TI、FUJI、Toshiba、NEC等主要应用在显示驱动电路中的扫描驱动电路；DENSO的应用主要在汽车电子、无线射频电路等；Toshiba的应用甚至在空调的电源控制电路中；Omron主要在传感器方面；ADI也主要在高温电路、传感器等；而Phillips的应用则主要是功率器件中的LDMOS，用于消费类电子中如汽车音响、声频、音频放大器等；韩国的Magnchip(Hynix)则为Kopin生产用于数码相机用的显示驱动电路和为LG生产的PDP显示驱动电路等。

但是，对SOI材料而言，由于埋氧层的存在，若对其进行热处理，埋氧层的氧元素将会外扩散，反而使得其顶层硅内氧元素含量升高，因此传统的吸杂工艺不适合用于SOI材料，也导致SOI材料的顶层硅不存在该DZ区域，这样使得SOI制备的器件良率相对较低。

发明内容

本发明所要解决的技术问题是，提供一种能够适用于带有绝缘埋层的半导体衬底的吸杂工艺。

为了解决上述问题，本发明提供了一种采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法，包括如下步骤：提供器件衬底与支撑衬底；在器件衬底的表面形成绝缘层；热处理器件衬底，从而在所述器件衬底的表面形成洁净区域；将带有绝缘层的器件衬底与支撑衬底键合，使绝缘层夹在器件衬底与支撑衬底之间；对键合界面实施退火加固，使键合界面的牢固程度能够满足后续倒角研磨、减薄以及抛光工艺的要求；对键合后的器件衬底实施倒角研磨、减薄以及抛光。

作为可选的技术方案，所述器件衬底为单晶硅衬底。

作为可选的技术方案，进一步包括如下步骤：在对器件衬底实施倒角研磨、减薄以及抛光工艺之后，对键合后界面实施补充退火加固。

作为可选的技术方案，所述热处理器件衬底的步骤进一步包括：第一热处理步骤，以在器件衬底表面形成结晶区域；第二热处理步骤，温度低于第一热处理退火步骤，以使洁净区域以外的器件衬底中的饱和氧元素积聚成核；第三热处理步骤，使第二热处理步骤中积聚成核的氧元素形成更大的氧沉淀，同时所述氧沉淀能够吸收洁净区域中的金属杂质。

作为可选的技术方案，进一步包括如下步骤：在对器件衬底实施倒角研磨、减薄以及抛光工艺之前，在支撑衬底暴露出来的表面上形成保护层。