[发明专利]相变存储器及其制备方法

说明书

技术领域

本发明涉及的是一种半导体技术领域的装置及其制备方法，具体是一种相变存储器及其制备方法。

背景技术

近来，已提出相变随机存取存储(Phase Change RAM，PCRAM)器件(简称相变存储器)作为非易失性半导体存储器件。相变存储器的单位存储单元使用相变材料作为数据储存介质。相变材料根据供应给它的热而具有两种稳定相(例如：非晶相和晶相)。已知的相变材料有Ge-Sb-Te(GST)化合物等等，其为锗(Ge)、锑(Sb)和碲(Te)的混合物。供应热以实现相变材料中的相变。

如果在接近相变材料的熔融温度的温度下将相变材料加热短时间且接着快速冷却，则相变材料从晶相变至非晶相。与之相反，如果在低于熔融温度的结晶温度下将相变材料加热长时间，接着慢慢冷却，则相变材料从非晶相变至晶相。相变材料在非晶相下比在晶相下具有更高的电阻率。因此，储存于相变存储单元中的数据是逻辑“1(非晶相，高电阻)”还是逻辑“0(晶相，低电阻)”可通过检测流经相变材料的电流来判定。

现有技术中多采用垂直二极管驱动结构的相变存储器，其最大特点是把二极管、相变材料都设置在垂直的绝缘材料孔内，综合利用了二极管驱动能力强的优点，把器件尺寸最大程度减小，器件单元之间的串扰最大程度降低，相变过程稳定性增强。相关内容可参阅专利号为CN200910050988.1的专利申请。

如图1所示，垂直二极管驱动结构的相变存储器，其至少包括：存储器区10和外围电路区20，

所述存储器区10包括：

存储衬底11；

N型离子掩埋层12，所述N型离子掩模层12位于所述存储衬底11上；

存储单晶硅层17，所述存储单晶硅层17位于所述N型离子掩埋层12上；

多个存储浅沟槽隔离(Shallow Trench Isolation，STI)13，所述存储STI13位于所述存储单晶硅层17内，且所述存储STI 13的厚度等于所述存储单晶硅层17的厚度；

垂直二极管，所述垂直二极管包括：N型导电区域14和P型导电区域15，其中：所述N型导电区域14位于所述存储STI 13之间的存储单晶硅层17内，所述P型导电区域15位于所述N型导电区域14上，且所述垂直二极管的厚度等于所述存储单晶硅层17的厚度；

相变层16，所述相变层16位于所述垂直二极管上；

所述外围电路区20包括：

外围衬底21，所述外围衬底的厚度等于所述N型离子掩埋层12和所述存储衬底11的厚度之和；

外围单晶硅层25，所述外围单晶硅层25位于所述外围衬底21上；

多个外围STI 23，所述外围STI 23位于所述外围单晶硅层25内，且所述外围STI 23的厚度等于所述外围单晶硅层25的厚度；

1个或多个MOS管24，所述MOS管24位于所述外围STI 23之间的外围单晶硅层25内。

为了制备图1所示的结构，现有技术采用以下步骤，具体如图2至图7所示：

如图2所示，提供半导体衬底，所述半导体衬底至少包括存储衬底11和外围衬底21；

如图3所示，在所述存储衬底11内进行离子注入(如注入砷离子)，形成N型离子掩埋层12；

如图4所示，在所述N型离子掩埋层12上采用非选择性外延方法生长得到存储单晶硅层17，同时在所述外围衬底21上采用非选择性外延方法生长得到外围单晶硅层25；

如图5所示，在所述存储单晶硅层17内制备多个存储STI 13，同时在所述外围单晶硅层25内制备多个外围STI 23，且使所述存储STI 13的厚度等于所述存储单晶硅层17的厚度，所述外围STI 23的厚度等于所述外围单晶硅层25的厚度；

如图6所示，在所述存储STI 13之间的存储单晶硅层17内制备垂直二极管，所述制备垂直二极管包括：制备N型导电区域14和制备P型导电区域15，其中：所述制备N型导电区域14是在所述存储单晶硅层17内的下部注入N型离子，所述制备P型导电区域15是在所述存储单晶硅层17内的上部注入P型离子，所述P型导电区域15位于所述N型导电区域14上，且所述P型导电区域15和所述N型导电区域14的厚度之和等于所述存储单晶硅层17的厚度；

如图7所示，在所述P型导电区域15上制备相变层16，在所述外围单晶硅层25内制备1个或多个MOS管24，从而得到存储器区10和外围电路区20。