[发明专利]相变存储器及其制备方法

权利要求书

1.一种相变存储器，其特征在于，至少包括：存储器区和外围电路区；

所述外围电路区包括：

外围衬底；

外围浅沟槽隔离，所述外围浅沟槽隔离位于所述外围衬底内，且所述外围浅沟槽隔离的厚度等于存储浅沟槽隔离的厚度；

1个或多个MOS管，所述MOS管位于所述外围浅沟槽隔离之间的外围衬底上；

所述存储器区包括：

存储衬底；

N型离子掩埋层，所述N型离子掩埋层位于所述存储衬底上；

垂直二极管，所述垂直二极管位于所述N型离子掩埋层上，所述垂直二极管包括：N型导电区域和P型导电区域，其中：所述N型导电区域位于所述N型离子掩埋层上，所述P型导电区域位于所述N型导电区域上，所述N型导电区域含有SiC，所述P型导电区域的上表面与所述外围衬底的上表面位于同一水平面；

存储浅沟槽隔离，所述存储浅沟槽隔离位于所述垂直二极管内，且所述存储浅沟槽隔离的厚度等于所述垂直二极管的厚度；

相变层，所述相变层位于所述存储浅沟槽隔离间的垂直二极管上。

2.根据权利要求1所述的相变存储器，其特征在于，所述SiC中碳的摩尔比含量范围包括：1％～3％。

3.一种相变存储器的制备方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底至少包括：外围衬底和存储衬底；

在所述外围衬底上制备牺牲介电层；

对所述存储衬底进行刻蚀，且在存储衬底内制备N型离子掩埋层；

在所述N型离子掩模层上制备垂直二极管，所述制备垂直二极管包括：制备N型导电区域和制备P型导电区域，其中：所述N型导电区域位于所述N型离子掩埋层上，所述P型导电区域位于所述N型导电区域上，所述N型导电区域含有SiC，所述P型导电区域的上表面与所述外围衬底的上表面位于同一水平面；

去除所述外围衬底上的牺牲介电层；

在所述垂直二极管内制备存储浅沟槽隔离，同时在所述外围衬底内制备外围浅沟槽隔离，且所述存储浅沟槽隔离的厚度等于所述垂直二极管的厚度，所述外围浅沟槽隔离的厚度等于所述存储浅沟槽隔离的厚度；

在所述存储浅沟槽隔离之间的垂直二极管上制备相变层，在所述外围浅沟槽隔离之间的外围衬底上制备1个或多个MOS管。

4.根据权利要求3所述的相变存储器的制备方法，其特征在于，所述对所述存储衬底进行刻蚀，且在存储衬底内制备N型离子掩埋层包括：在对所述存储衬底进行刻蚀之前，在所述存储衬底内进行N型离子注入，形成N型离子掩埋层。

5.根据权利要求3所述的相变存储器的制备方法，其特征在于，所述对所述存储衬底进行刻蚀，且在存储衬底内制备N型离子掩埋层包括：在对所述存储衬底进行刻蚀之后，在所述存储衬底内进行N型离子注入，形成N型离子掩埋层。

6.根据权利要求3所述的相变存储器的制备方法，其特征在于，所述制备N型导电区域包括：采用选择性外延方法在所述N型离子掩埋层上形成N型导电区域，选择性外延的反应气体包括：SiC和N型离子。

7.根据权利要求6所述的相变存储器的制备方法，其特征在于，所述SiC中碳的摩尔比含量范围包括：1％～3％。

8.根据权利要求3所述的相变存储器的制备方法，其特征在于，所述制备N型导电区域包括：先采用选择性外延方法在所述N型离子掩埋层上生长SiC层，再在SiC层内采用离子注入方式注入N型离子。

9.根据权利要求8所述的相变存储器的制备方法，其特征在于，所述SiC中碳的摩尔比含量范围包括：1％～3％。

10.根据权利要求3或6或8所述的相变存储器的制备方法，其特征在于，所述制备P型导电区域包括：采用选择性外延方法在所述N型导电区域上形成P型导电区域，选择性外延的反应气体包括：Si原子和P型离子。

11.根据权利要求3或6或8所述的相变存储器的制备方法，其特征在于，所述制备P型导电区域包括：采用选择性外延方法在所述N型导电区域上生长Si层，再在所述Si层内采用离子注入方式注入P型离子。

12.根据权利要求3所述的相变存储器的制备方法，其特征在于，所述牺牲介电层的厚度范围包括：5nm～50nm。

13.根据权利要求3或12所述的相变存储器的制备方法，其特征在于，所述制备牺牲介电层包括：采用低压化学气相沉积方法或等离子体增强化学气相沉积方法在所述外围衬底上沉积氧化物或氮化物。