[发明专利]一种针对PLL的ATE测试电路及其测试方法

权利要求书

1.一种针对PLL电路的ATE测试电路，其特征在于，该ATE测试电路包括：

测试控制电路，用于配置所述ATE测试电路的预定标准值参数；

至少一个计数器，其中每个计数器对应PLL电路的一路输出信号，并且每个计数器用于对其所对应的一路输出信号的上下跳变进行计数；

至少一个比较器，其中每个比较器对应PLL电路的一路输出信号，并且每个比较器用于将其所对应的计数器的计数结果与相应的标准值参数进行比较；

测试开关，用于启动和终止上述计数器的工作；以及

测试结果输出电路，用于输出上述比较器的比较结果。

2.根据权利要求1所述的ATE测试电路，其特征在于，当被测PLL电路的工作模式及输出支路选择被配置完毕并稳定输出时钟信号之后，所述测试开关才被启动，以启动所述计数器的工作。

3.根据权利要求1或2所述的ATE测试电路，其特征在于，所述测试开关的终止时间是根据被测PLL电路的当前输出时钟频率和输入到所述PLL电路的外部时钟频率来计算得到的。

4.根据权利要求3所述的ATE测试电路，其特征在于，所述计算包括：

用被测PLL电路的当前输出时钟频率的倒数乘以输入到比较器中的相应标准值参数，即可得到测试开关从开启到关闭的总时间；

将所述总时间除以所述外部时钟频率的倒数以得到测试开关的终止时间。

5.根据权利要求1或2所述的ATE测试电路，其特征在于，所述被测PLL电路输出多路输出信号，与所述多路输出信号中的每路输出信号对应的比较器的比较结果输出信号分别被作为一组测试结果直接输出到所述ATE测试电路和被测PLL电路所共同位于的芯片的外部引脚，供ATE进行观测。

6.根据权利要求1或2所述的ATE测试电路，其特征在于，所述被测PLL电路输出多路输出信号，将与所述多路输出信号对应的所有比较器的比较结果通过与门进行“逻辑与”运算，得到一个最终测试结果，并将该最终测试结果单独输出到所述ATE测试电路和被测PLL电路所共同位于的芯片的外部引脚，供ATE进行观测。

7.一种针对PLL电路的ATE测试方法，包含步骤如下：

（1）配置被测PLL电路的参数和测试电路的预定标准值参数；

（2）启动测试开关；

（3）当测试开关启动后，所有计数器同时分别对被测PLL电路的各路输出信号的上下跳变开始计数；

（4）关闭测试开关；

（5）将各计数器的输出数值与相应的标准值参数进行比较；

（6）输出测试结果。

8.根据权利要求7所述的ATE测试方法，其特征在于，测试开关的启动时间位于所述被测PLL电路被配置完毕并稳定输出时钟信号之后。

9.根据权利要求7所述的ATE测试方法，其特征在于，测试开关的关闭时间是根据被测PLL电路的当前输出时钟频率和输入到所述PLL电路的外部时钟频率来计算得到的。

10.根据权利要求9所述的ATE测试方法，其特征在于，所述计算包括：

用被测PLL电路的当前输出时钟频率的倒数乘以输入到比较器中的相应标准值参数，即可得到测试开关从开启到关闭的总时间；

将所述总时间除以所述外部时钟频率的倒数以得到测试开关的终止时间。