[发明专利]时序电路的拓扑结构分析方法和状态机模型提取方法

权利要求书

1. 一种适用于SystemC描述的时序电路拓扑结构分析方法，其中所述时序电路包括由SystemC描述的能存储电路状态的逻辑器件和基本门器件，所述时序电路拓扑结构通过电路信息来体现，

在完成模块实例化和端口信息绑定操作后执行SC_MODULE类内的成员函数end_of_elaboration()， 其中默认的成员函数end_of_elaboration是空的，通过修改成员函数end_of_elaboration和添加获取电路信息的代码来提取各个模块实例化时的电路信息。

2. 根据权利要求1所述的适用于SystemC描述的时序电路拓扑结构分析方法，其特征在于，所述能存储电路状态的逻辑器件包括触发器或锁存器，所述基本门器件包括与、或、非、异或门器件。

3. 根据权利要求2所述的适用于SystemC描述的时序电路拓扑结构分析方法，其特征在于，所述电路信息包括触发器个数以及它们的端口信息、门器件类型以及它们的端口信息、初级输入端个数以及每条导线所连接的逻辑器件信息。

4. 根据权利要求1所述的适用于SystemC描述的时序电路拓扑结构分析方法，其特征在于，被测的时序电路由SystemC描述的子模块组成，所述电路信息包括模块信息。

5. 根据权利要求1所述的适用于SystemC描述的时序电路拓扑结构分析方法，其特征在于，用仿真启动信号sc_start()来标志模块实例化和端口信息绑定操作的完成。

6. 根据权利要求1所述的适用于SystemC描述的时序电路拓扑结构分析方法，其特征在于，由已获取的端口信息计算初级输入端的个数，其中所述初级输入端口是指只作为逻辑器件输入的端口。

7. 根据权利要求1所述的适用于SystemC描述的时序电路拓扑结构分析方法，其特征在于，从软件角度分析时序电路的形式化方法。

8. 一种适用于SystemC描述的时序电路状态机模型提取方法，其步骤如下：

(1) 通过修改SystemC模块内嵌函数end_of_elaboration和添加必要的数据结构保存时序电路信息，按照权利要求1所述的方法提取电路拓扑结构信息，其中，所述电路信息包括触发器个数以及它们的端口信息、门器件类型以及它们的端口信息、初级输入端个数以及每条导线所连接的逻辑器件信息；

(2) 构建电路的布尔函数，完成触发器或其它有存储电路状态的逻辑器件的状态转换映射；

(3) 使用二叉决策图表示状态转移的布尔函数，通过软件描述步骤(2)中的形式化分析结果；

(4) 初始化时序电路，包括初始化触发器或其它有存储电路状态的逻辑器件；

(5) 使用约束求解器求解状态转移的布尔函数，得出时序电路可能存在的所有状态集合和状态转换。

9. 根据权利要求8所述的适用于SystemC描述的时序电路状态机模型提取方法，其特征在于，在所述步骤（2）中，使用二叉决策图来描述SystemC电路中的布尔函数。

10. 根据权利要求8所述的适用于SystemC描述的时序电路状态机模型提取方法，其特征在于，在所述步骤（3）中，适用二叉决策图表示状态转移的布尔函数包含步骤如下：

(1) 在分配bdd变量前进行初始化，设置申请bdd变量的个数，个数为触发器个数*2+初级输入端，该初级输入端不作为触发器端口的初级输入端，其中初始化wires用于存储导线实例化名字和对应bdd表示，devices存储已知的逻辑门信息，初始化bdd变量T为bddtrue，表示状态转移函数的bdd表示；

(2) 先给触发器的输出和输入端口分配bdd变量，为了方便后面计算状态值，分配bdd变量时，输入和输出分配bdd的顺序保持一致；

(3) 然后只给那些不作为触发器端口的初级输入端端口分配bdd变量；

(4) 遍历电路中所有的门器件，计算每个门器件输出的bdd表示；

(5) 最后对每个触发器的输入输出端口的bdd表示进行异或取反操作，并把结果做与操作以得到电路状态转移函数的bdd表示。

11. 根据权利要求8所述的适用于SystemC描述的时序电路状态机模型提取方法，其特征在于，在所述步骤（5）中，通过约束求解器求解的方法来求解SystemC电路的布尔函数，获取时序电路状态转移集合。