[发明专利]存储器控制器及存储器访问控制方法

权利要求书

1. 一种存储器控制器，其特征在于，包括：

地址缓存模块，用于缓存用于对存储器所进行的多个读操作或多个写操作的存储器地址；以及

突发控制模块，用于：

根据缓存在所述地址缓存模块中的存储器地址将所述多个读操作重组以形成一个或多个突发读操作，其中所述一个突发读操作或所述多个突发读操作中的每个突发读操作包括所述多个读操作中的两个或更多的读操作，且所述两个或更多的读操作所针对的存储器地址是连续的，或者

根据缓存在所述地址缓存模块中的存储器地址将所述多个写操作重组以形成一个或多个突发写操作，其中所述一个突发写操作或所述多个突发写操作中的每个突发写操作包括所述多个写操作中的两个或更多的写操作，且所述两个或更多的写操作所针对的存储器地址是连续的。

2. 如权利要求1所述的存储器控制器，其特征在于，所述突发控制模块包括：

地址识别模块，用于检测所述地址缓存模块中的存储器地址，并识别用于所述多个读操作或所述多个写操作的存储器地址中连续的存储器地址；以及

操作重组模块，用于将所述多个读操作中针对所识别的连续的存储器地址的读操作组合在一起以形成所述一个或多个突发读操作，或者用于将所述多个写操作中针对所识别的连续的存储器地址的写操作组合在一起以形成所述一个或多个突发写操作。

3. 如权利要求2所述的存储器控制器，其特征在于，所述操作重组模块包括：地址重组模块，用于调整存储器地址在地址缓存模块中的存储位置以将所识别的连续的存储器地址相邻地存储在所述地址缓存模块中。

4. 如权利要求3所述的存储器控制器，其特征在于，还包括：

写数据缓存模块，用于缓存用于所述多个写操作的要写入存储器的数据，所述数据包括多个写数据单元，所述多个写数据单元与用于所述多个写操作的存储器地址是相对应的；

其中所述操作重组模块还包括：数据重组模块，用于与所述调整存储器地址在地址缓存模块中的存储位置相一致地调整相对应的写数据单元在所述写数据缓存模块中的存储位置，以使得每个突发写操作所针对的写数据单元被相邻地存储在所述写数据缓存模块中。

5. 如权利要求4所述的存储器控制器，其特征在于：

其中所述地址缓存模块包括地址转置模块和转置地址缓存模块，所述地址转置模块用于将与要写入存储器的所述数据对应的源地址变换成转置后的存储器地址并将转置后的存储器地址输入到转置地址缓存模块中进行缓存；以及

其中要写入存储器的所述数据为矩阵数据，所述矩阵数据将被转置存储到存储器中，其中所述突发控制模块根据所述转置后的存储器地址对针对所述矩阵数据的所述多个写操作进行组合以形成所述一个或多个突发写操作。

6. 一种存储器访问控制方法，包括：

将用于对存储器所进行的多个读操作或多个写操作的存储器地址缓存在地址缓存模块中；以及

突发控制步骤：根据缓存在所述地址缓存模块中的存储器地址将所述多个读操作重组以形成一个或多个突发读操作，其中所述一个突发读操作或所述多个突发读操作中的每个突发读操作包括所述多个读操作中的两个或更多的读操作，且所述两个或更多的读操作所针对的存储器地址是连续的，或者根据缓存在所述地址缓存模块中的存储器地址将所述多个写操作重组以形成一个或多个突发写操作，其中所述一个突发写操作或所述多个突发写操作中的每个突发写操作包括所述多个写操作中的两个或更多的写操作，且所述两个或更多的写操作所针对的存储器地址是连续的。

7. 如权利要求6所述的存储器访问控制方法，所述突发控制步骤包括：

检测所述地址缓存模块中的存储器地址，并识别用于所述多个读操作或所述多个写操作的存储器地址中连续的存储器地址；以及

操作重组步骤：将所述多个读操作中针对所识别的连续的存储器地址的读操作组合在一起以形成所述一个或多个突发读操作，或者将所述多个写操作中针对所识别的连续的存储器地址的写操作组合在一起以形成所述一个或多个突发写操作。

8. 如权利要求7所述的存储器访问控制方法，所述操作重组步骤包括：调整存储器地址在地址缓存模块中的存储位置以将所识别的连续的存储器地址相邻地存储在所述地址缓存模块中。