[发明专利]MOS晶体管及其制作方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种MOS晶体管及其制作方法。

背景技术

目前，对超大规模集成电路高集成度和高性能的需求逐渐增加，半导体技术向着22nm甚至更小特征尺寸的技术节点发展。伴随着MOS晶体管尺寸减小也带来的诸多技术问题，例如短沟道效应(short channel effects，SCE)便是其中最棘手的问题之一。

M.Lundstrom，IEEE Int.Electron Devices Tech.Dig.，pp.789-792，2003.提出了一种具有非对称LDD区的MOS晶体管，有利于减小短沟道效应。图1为具有非对称LDD区的MOS晶体管的结构示意图，如图所示，MOS晶体管包括栅极1、栅极1两侧衬底内的源区2和漏区3，其中，源区2延伸至栅极侧墙1的下方，而没有LDD区，漏区3的LDD区5位于栅极侧墙4下方，而漏区3的重掺杂区位于栅极侧墙1外侧的衬底内。这种非对称LDD区的MOS晶体管不仅可以改善短沟道效应，也可以增强器件的驱动电流。

美国专利1998/5705493公开了一种上述MOS晶体管的制作方法，如图2至图4所示，先形成栅极侧墙20，然后去除源区位置的侧墙，以剩余的侧墙20和栅极16为掩膜，在半导体衬底10内进行离子注入，形成重掺杂区24，接着去除剩余的栅极侧墙20，以栅极16为掩膜进行离子注入，从而仅在形成漏区的LDD区。这种方法形成源区和漏区之后，还需要再次形成栅极侧墙。

美国专利1998/5828104公开了另一种MOS晶体管的制作方法，如图5至图7所示，以栅极23为掩膜在半导体衬底21内进行离子注入，分别形成源区和漏区的LDD区24b、24a，利用光刻胶层27遮挡漏区，在源区进行离子注入，形成重掺杂区25b，然后形成栅极侧墙26，以栅极23和栅极侧墙26为掩膜进行离子注入，形成漏区的重掺杂区25a，从而形成非对称的LDD区。但是该制作方法增加了一道光刻工艺。

可见，上述MOS晶体管的制作方法均比较复杂，不利于降低器件的制作成本。

发明内容

本发明解决的问题是提供一种MOS晶体管及其制作方法，不必增加光刻步骤即可形成非对称的LDD区，能够降低制作成本。

为解决上述问题，本发明提供一种MOS晶体管，包括：

半导体衬底；

所述半导体衬底上的金属前介质层，

所述金属前介质层中的栅极侧墙和栅极侧墙中的栅沟槽；

所述栅沟槽两侧的半导体衬底内的源区和漏区；

所述漏区具有LDD区，所述LDD区延伸至所述栅沟槽下方；

所述栅沟槽内靠近源区的一侧具有栅极。

所述栅极与漏区的LDD区交叠。

所述栅沟槽内在栅极之外的空间填充有介质层。

所述栅极与栅极侧墙的形状相同。

所述栅极的材料包括Ti、Al和Cu中的一种或至少两种的合金。

相应的，还提供一种MOS晶体管的制作方法包括以下步骤：

提供半导体衬底，所述半导体衬底上具有栅介质层，伪栅，以及所述伪栅两侧的半导体衬底内的源区重掺杂区和漏区重掺杂区，其中，所述伪栅两侧还具有栅极侧墙；

去除伪栅以在栅极侧墙内形成栅沟槽；

在所述栅沟槽内靠近源区的一侧形成栅极；

以所述栅极为掩膜在栅沟槽下方形成漏区LDD区。

在所述栅沟槽内靠近源区的一侧形成栅极包括以下步骤：

进行倾斜沉积，在栅沟槽外的半导体衬底表面和靠近所述源区的栅沟槽内一侧形成栅层；

反向刻蚀所述栅层，以形成栅极。

所述栅层为金属材料，所述倾斜沉积采用PVD工艺。

所述倾斜沉积的束流与半导体衬底的夹角为45度。

以所述栅极为掩膜在栅沟槽下方形成漏区LDD区采用离子注入工艺。

与现有技术相比，上述技术方案具有以下优点：

本发明实施例提供的MOS晶体管及其制作方法中，所述栅极为非对称的结构，即仅位于栅沟槽内靠近源区一侧，在制作过程中，利用非对称的栅极作为掩膜，可以形成非对称的LDD区，省去了一道光刻工艺，能够降低制作成本，而且也可以缩小器件所占面积，有利于提高晶体管的集成度。

附图说明

通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。