[发明专利]一种双极晶体管选通的阻变存储器、阵列及其制造方法

说明书

技术领域

本发明涉及半导体存储器技术领域，特别涉及一种双极晶体管选通的阻变存储器及其制造方法。

背景技术

阻变存储器(RRAM)由于具有写入操作电压低、写入擦除时间短、保持时间长、非破坏性读取、多值存储、结构简单以及所需面积小等优点，因此逐渐成为目前新型非挥发性存储器件中的研究重点，而如何提高阻变存储器的存储密度更是一个重要的方向。

RRAM主要包括MOS(metal oxide semiconductor)晶体管选通的阻变存储器和双极型晶体管(BJT)选通的阻变存储器，而选通的晶体管的面积是决定存储单元面积的一个方面，由于双极晶体管(BJT)的面积小于场效应晶体管(MOSFET)，因此用双极晶体管代替MOSFET选通存储单元也是一种提高RRAM存储密度的有效办法，如图1所示，为PNP型双极型晶体管选通的阻变存储器结构示意图，基极102位于集电极101和发射极103之间，在发射极103之上电连接包括上下电极及阻变层的阻变存储器104。但为了更好的提高RRAM存储密度，有必要提出具有更高存储密度的双极晶体管选通的阻变存储器及其制造方法。

发明内容

为了解决上述问题，本发明提供了一种多发射极的双极晶体管，所述晶体管包括：集电极；形成于所述集电极上的基极；形成于所述基极上的至少两个发射极，所述发射极间隔排列；其中，所述基极是所有所述发射极的共有基极，所述集电极是所有所述发射极的共有集电极。

根据本发明的另一方面，本发明还提出了基于上述多发射极晶体管的双极晶体管选通的阻变存储器单元，所述阻变存储单元包括：集电极；形成于所述集电极上的基极；形成于所述基极上的至少两个发射极，所述发射极由绝缘层分隔开；形成于每个所述发射极上的阻变存储器；其中，所述基极是所有所述发射极的共有基极，所述集电极是所有所述发射极的共有集电极。

此外，本发明还提供了根据上述存储单元形成的双极晶体管选通的阻变存储器阵列，包括多个上述双极晶体管选通的阻变存储器单元，其中所述双极晶体管选通的阻变存储器单元平行排列且具有共同的集电极，每个所述阻变存储器单元间的基极和发射极由第二绝缘层隔离。

此外，本发明还提供了形成上述阻变存储器单元的制造方法，所述方法包括：A、提供具有第一掺杂类型的半导体衬底；B、在所述半导体衬底上形成具有第二类型掺杂的第一重掺杂层；C、在所述第一重掺杂层上形成具有第一掺杂类型的第二重掺杂层，并将所述第二重掺杂层用绝缘层分隔为至少两个发射极，以及在每个所述发射极上形成阻变存储器；其中第一掺杂类型的半导体衬底为集电极，第二类型掺杂的第一重掺杂层为基极，所述基极是所有所述发射极的共有基极，所述集电极是所有所述发射极的共有集电极。

根据本发明的多发射极的双极晶体管，由于多个发射极共用基极和集电极，从而减小双极晶体管的面积，而采用该多发射极的双极晶体管选通的阻变存储器，由于减小了选通晶体管的面积，进而提高了阻变存储器的存储密度。

附图说明

本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1示出了双极型晶体管选通的阻变存储器的结构示意图；

图2示出了根据本发明实施例的多发射极的双极晶体管的结构示意图；

图3-图15示出了根据本发明实施例的双极晶体管选通的阻变存储器各个制造阶段的示意图。

具体实施方式

下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。