[发明专利]半导体装置及其半导体工艺

说明书

技术领域

本发明关于一种半导体装置及其半导体工艺。

背景技术

图1显示已知硅芯片的剖面示意图。该已知硅芯片30具有一硅基材31、至少一电子装置32、至少一穿导孔33、一保护层34及一重布层35。该硅基材31具有一第一表面311、一第二表面312及至少一穿孔313。该电子装置32位于该硅基材31内，且显露于该硅基材31的第二表面312。该穿导孔33贯穿该硅基材31。该穿导孔33包括一阻隔层333及一导体334。该阻隔层333位于该穿孔313的侧壁上，且该导体334位于该阻隔层333内。该穿导孔33具有一第一端331及一第二端332。该第一端331显露于该硅基材31的第一表面311，且该第二端332连接该电子装置32。该保护层34位于该硅基材31的第一表面311上，且该保护层34具有一表面341及至少一开口342。该开口342显露该穿导孔33的第一端331。该重布层35位于该表面341及该保护层34的开口342上，该重布层35具有至少一电性连接区域351，且该电性连接区域351连接该穿导孔33的第一端331。

该已知硅芯片30具有下列缺点。该保护层34的开口342的直径必须小于该硅基材31的穿孔313的直径，否则该重布层35的电性连接区域351会直接接触该硅基材31，而导致短路。然而，一般而言，该保护层34经由一曝光显影工艺图案化，且该工艺具有低分辨率，所以无法制造准确且细致的图案。因此，该保护层34的开口342的直径很可能会大于该硅基材31的穿孔313的直径，使该重布层35的电性连接区域351会直接接触该硅基材31，而导致短路。另一方面，如果该保护层34经由一高分辨率工艺图案化，则需要更多的后续工艺，使工艺变得复杂且昂贵。

图2显示已知半导体组件的剖面示意图。该已知半导体组件41包括一底材418、一保护层414、至少一电子装置415、至少一穿导孔结构416及一重布层417。该底材418具有一第一表面411、一第二表面412及至少一凹槽413。该凹槽413开口于该第一表面411。该保护层414位于该第一表面411上。

该电子装置415位于该底材418内，且显露于该底材418的第二表面412。该穿导孔结构416位于该凹槽413内且凸出于该第一表面411。该重布层417位于该保护层414上，且电性连接至该穿导孔结构416。

图3显示具有已知半导体组件的已知封装结构的剖面示意图。该封装结构40包括一基板44、一半导体组件41、一芯片43及一保护材料45。该芯片43位于该半导体组件41上，且经由这些凸块42电性连接至该重布层417。该保护材料45位于该基板44上，且覆盖该半导体组件41及该芯片43。

该已知封装结构40具有下列缺点。该保护层414为必要的；否则，这些凸块42可能电性连接该半导体组件41，而导致短路。

因此，有必要提供一种半导体装置及其半导体工艺，以解决上述问题。

发明内容

本发明提供一种半导体工艺，包括下列步骤：(a)提供一半导体装置，其具有一半导体基板及至少一导电孔，其中该半导体基板具有一第一表面，该导电孔位于该半导体基板内，该导电孔包括一导体及一绝缘墙位于该导体的外围，且该导电孔显露于该半导体基板的第一表面；(b)于该半导体基板的第一表面，形成一孔洞于该导电孔的外围，其中该孔洞并未贯穿该半导体基板；及(c)形成一绝缘环于该导电孔的外围，其中将一绝缘材料填入该孔洞，该绝缘环的深度小于该绝缘墙的深度。

本发明更提供一种半导体装置，包括一半导体基板、至少一导电孔及至少一绝缘环。该半导体基板具有一第一表面。该导电孔位于该半导体基板内。每一导电孔具有一导体及一绝缘墙位于该导体的外围，且该导电孔显露于该半导体基板的第一表面。该绝缘环位于该导电孔的外围，且该绝缘环的深度小于该绝缘墙的深度。

因为该绝缘环位于该导电孔的外围，该绝缘环能保护该导电孔的末端，使其不受到损伤。此外，该绝缘环及该导电孔的尺寸大于已知导电孔的尺寸，本发明的半导体装置能利用表面处理层、重布层或球下金属层轻易连接其它半导体装置。

附图说明

图1显示已知硅芯片的剖面示意图；

图2显示已知半导体组件的剖面示意图；

图3显示具有已知半导体组件的已知封装结构的剖面示意图；

图4至12显示本发明半导体装置的半导体工艺的第一实施例的示意图；

图13显示本发明半导体装置的第二实施例的局部放大示意图；

图14显示本发明半导体装置的第三实施例的局部放大示意图；及