[发明专利]MIM电容器及其制备方法

说明书

技术领域

本发明涉及半导体集成电路制备技术领域，尤其涉及一种MIM电容器及其制备方法。

背景技术

电容、电阻等被动元件(Passive Circuit Element)被广泛应用于集成电路制作技术中，这些器件通常采用标准的集成电路工艺，利用掺杂单晶硅、掺杂多晶硅以及氧化膜或氮氧化膜等制成，比如多晶硅-介质膜-多晶硅(PIP，Poly-Insulator-Poly)电容。由于这些器件比较接近硅衬底，器件与衬底间的寄生电容使得器件的性能受到影响，尤其在射频(RF)CMOS电路中，随着频率的上升，器件的性能下降很快。

金属-绝缘体-金属(MIM，Metal-Insulator-Metal)电容技术的开发为解决这一问题提供了有效的途径，该技术将电容制作在互连层，即后道工艺(BEOL，Back End Of Line)中，既与集成电路工艺相兼容，又通过拉远被动器件与导电衬底间的距离，克服了寄生电容大、器件性能随频率增大而明显下降的弊端，使得该技术逐渐成为了RF集成电路中制作被动电容器件的主流。

请参考图1，图1为MIM电容器的基本结构，如图1所示，MIM电容器结构包括：

第一导电层101；

绝缘层102，制备在所述第一导电层101上；

第二导电层103，制备在所述绝缘层102上。

其中，所述第一导电层101和第二导电层103的制备方法为溅射，且所述第一导电层101和第二导电层103的金属的晶粒大小为0.3um～0.7um。

然而，采用现有的方法制备的MIM电容器，其第一导电层和第二导电层在刻蚀的过程中极易产生金属残留，从而导致金属桥接(bridge)，并进一步降低产品的成品率。并且由于每批次(lot)晶片的金属沉积与另一批次(lot)晶片的金属沉积可能不是连续进行的，期间溅射机台存在停机时间(idle time)，因此对于每批次晶片的第一片晶片，溅射机台的运行存在不稳定的现象，从而对每批次的第一片晶片来说，金属桥接现象更为明显。

目前，解决金属桥接的方法为：对MIM电容结构的第二导电层进行过刻蚀(over etch)。并在对第一导电层进行刻蚀时，采用突破步骤刻蚀(Break throughetch)，即：先刻蚀掉第二导电层；再刻蚀掉中间绝缘层，露出第一导电层；最后刻蚀第一导电层。

然而，由于MIM刻蚀工艺的窗口边缘效应(Window Marginal Issue)，对第二导电层的过刻蚀将会导致在第一导电层上产生凹陷(micro trench)，从而影响电路的性能；并且采用突破步骤刻蚀对第一导电层进行刻蚀，也会导致光阻的厚度不够，并且会导致第一导电层的金属图形被破坏。

因此，有必要提供对现有的MIM电容器及其制备方法进行改进。

发明内容

本发明的目的在于提供一种MIM电容器及其制备方法，以减少MIM电容器在刻蚀过程中出现的金属残留问题。

为解决上述问题，本发明提出一种MIM电容器，该电容器包括：

第一导电层，其中，所述第一导电层的金属的晶粒大小为1.2um～2.5um；

绝缘层，位于所述第一导电层上；

第二导电层，位于所述绝缘层上，其中，所述第二导电层的金属的晶粒大小为1.2um～2.5um。

可选的，所述第一导电层的厚度为420nm～460nm，所述第二导电层的厚度为110nm～150nm。

可选的，所述第一导电层及所述第二导电层的材料为金属铝。

可选的，所述绝缘层的厚度为35nm～40nm。

可选的，所述绝缘层的材料为二氧化硅。

同时，为解决上述问题，本发明还提出一种MIM电容器的制备方法，该方法包括如下步骤：

在半导体衬底上沉积第一导电层，其中，所述第一导电层的金属的晶粒大小为1.2um～2.5um；

在所述第一导电层上制备绝缘层；

在所述绝缘层上沉积第二导电层，其中，所述第二导电层的金属的晶粒大小为1.2um～2.5um。

可选的，所述第一导电层的厚度为420nm～460nm，所述第二导电层的厚度为110nm～150nm。

可选的，所述第一导电层及所述第二导电层的材料为金属铝。

可选的，所述第一导电层及所述第二导电层的沉积方法为溅射。