[发明专利]芯片尺寸封装方法及封装结构

说明书

技术领域

本发明涉及半导体器件的制造领域，尤其涉及芯片尺寸封装方法及封装结构。

背景技术

随着集成电路技术的不断发展，电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展。而集成电路封装不仅直接影响着集成电路、电子模块乃至整机的性能，而且还制约着整个电子系统的小型化、低成本和可靠性。在集成电路晶片尺寸逐步缩小，集成度不断提高的情况下，电子工业对集成电路封装技术提出了越来越高的要求。

在集成电路晶片尺寸逐步缩小，集成度不断提高的情况下，电子工业对集成电路封装技术提出了越来越高的要求。因此，会使得集成电路制作微细化，造成芯片内包含的逻辑线路增加，而进一步使得芯片I/O(input/output)脚数增加，而为配合这些需求，产生了许多不同的封装方式，例如，球栅阵列封装(Ball grid array，BGA)、芯片尺寸封装(Chip Scale Package，CSP)、多芯片模块封装(Multi Chip Module package，MCM package)、倒装式封装(Flip ChipPackage)、卷带式封装(Tape Carrier Package，TCP)及晶片级封装(Wafer LevelPackage，WLP)等。

不论以何种形式的封装方法，大部分的封装方法都是将晶圆分离成独立的芯片后再完成封装的程序，即芯片尺寸封装(CSP)；芯片尺寸封装通过在芯片表面形成的焊球，使芯片翻转与底板形成连接，从而减小封装尺寸，满足电子产品的高性能(如高速、高频、更小的引脚)、小外形的要求，使产品具有很好的电学性能和传热性能。

凸点(bump)制作技术是芯片尺寸封装中的一个关键技术，通常CSP的失效大都是由于和凸点失效所引起，因此凸点可靠性问题是发展CSP技术需解决的关键问题。现有技术中的凸点是焊料通过一定工艺沉积在芯片金属垫层上，经过一定温度回流形成的金属焊球。申请号为200510025198.X的中国专利申请文件提供了一种凸点的形成方法。

随着半导体器件集成度越来越高，凸点与凸点之间的距离愈来愈小，在芯片的边缘区域，由于离中心点距离远，在周期性温度变化的状况下，所受应力远比离中心点距离较小处的应力要大，因此边缘处的凸点最容易脱落；而如果为了保持凸点的力学强度，则需要增大凸点的体积，而在有限的面积内，增加所有凸点的体积，会由于金属互熔的物理性质，凸点会变大横向扩展，可能造成凸点间发生桥接现象，进而导致短路的发生，影响半导体器件的电性能。

发明内容

本发明解决的问题是提供一种芯片尺寸封装方法及封装结构，防止凸点脱落或凸点间发生桥接现象。

为解决上述问题，本发明一种芯片尺寸封装结构，包括：半导体衬底，所述半导体衬底上设置有接触焊盘，所述接触焊盘与半导体器件电连接；分别附着于各接触焊盘上的凸点；所述半导体衬底根据离中心点的不同距离分为若干区域，其中离中心点最近的区域内的接触焊盘及凸点尺寸最小，离中心点最远区域内的接触焊盘及凸点尺寸最大。

本发明还提供一种芯片尺寸封装方法，包括下列步骤：提供半导体衬底，所述半导体衬底上形成有半导体器件，所述半导体衬底根据离中心点的不同距离分为若干区域；在所述半导体衬底上形成与半导体器件电连接的接触焊盘，所述接触焊盘之间具有间隔，所述离中心点最近的区域内的接触焊盘关键尺寸最小，离中心点最远区域内的接触焊盘关键尺寸最大；在接触焊盘上形成凸点，离中心点最近的区域内的凸点尺寸最小，离中心点最远区域内的凸点尺寸最大。

与现有技术相比，本发明具有以下优点：在半导体衬底上根据离中心点的距离不同，将芯片分为若干个区域，在离中心点最近的区域内形成接触焊盘关键尺寸及凸点的直径为最小，而随着离中心点距离不断的增大，接触焊盘关键尺寸及凸点的直径也相应增大。在芯片的边缘区域凸点的直径最大，使凸点与边缘接触焊盘的粘附力增强，有效改善了边缘凸点易脱落的情况。另外，半导体衬底的中心区域器件较为集中，而凸点直径为最小，因此凸点间不会产生桥接而导致短路的现象；在边缘区域，由于器件相对稀疏，凸点数量相应会减少，增加凸点的直径，不会产生桥接现象。

附图说明

图1是本发明形成芯片尺寸封装结构的具体实施方式流程图；

图2是本发明于芯片上进行区域划分的示意图；

图3至图4是本发明进行芯片尺寸封装的第一实施例示意图；

图5至图6是本发明进行芯片尺寸封装的第二实施例示意图。

具体实施方式