[发明专利]半导体器件制作方法

说明书

技术领域

本发明涉及半导体制造技术领域，更具体地说，涉及一种半导体器件制作方法。

背景技术

随着半导体技术的不断发展，工艺尺寸越来越小，对半导体器件的性能要求也越来越高。随着工艺尺寸的减小，浅槽隔离区的STI应力效应也越来越明显。STI应力效应可使窄沟道器件的离子浓度过高，从而引起器件的漏电流过大，进而降低器件的性能。

现有技术中采用对设计布局进行优化，以及增加退火步骤等方式来释放STI的应力，但是随着器件的尺寸不断缩小，这些方法的效果并不理想，STI应力效应还是很明显，器件的性能并未得到更好的改善，因此，目前亟需找到更加有效的改善STI应力效应的方法。

发明内容

本发明实施例提供了一种半导体器件制作方法，主要描述浅槽隔离区的制作过程，通过对STI的制作过程进行改进，从而改善了STI应力效应，从而提高了半导体器件的性能。

为实现上述目的，本发明实施例提供了如下技术方案：

一种半导体器件制作方法，包括：

提供基底，所述基底包括STI浅沟槽；

在所述STI浅沟槽的侧壁和底部注入离子，以改善注入离子处的基底材料的晶格结构；

在所述基底表面上形成STI浅槽隔离区。

优选的，在所述STI浅沟槽的侧壁和底部注入的离子为四价离子。

优选的，所述四价离子为硅离子。

优选的，在所述STI浅沟槽的侧壁和底部注入离子的剂量基本为1E13cm2。

优选的，在所述STI浅沟槽的侧壁和底部注入离子的注入角度为20°-40°。

优选的，在所述STI浅沟槽的侧壁和底部注入离子的注入角度基本为30°。

优选的，在所述基底表面上形成STI浅槽隔离区的过程包括：

在所述STI浅沟槽的侧壁和底部上形成衬垫氧化层；

在所述衬垫氧化层上和所述基底表面上形成STI填充层；

去除所述STI浅沟槽外多余的STI填充层材料，形成STI浅槽隔离区。

优选的，采用热氧化法形成所述衬垫氧化层。

优选的，采用低压化学气相淀积或高密度等离子体化学气相淀积的方式形成所述STI填充层。

优选的，采用化学机械研磨的方式去除STI浅沟槽外的STI填充层，形成STI浅槽隔离区。

与现有技术相比，上述技术方案具有以下优点：

本发明实施例提供的半导体器件制作方法，通过在STI浅沟槽的侧壁和底部注入离子，从而通过离子对晶格的撞击，破坏了注入离子处的基底材料的晶格结构，由于基底材料的晶格结构被破坏，使基底材料与STI浅槽隔离区之间产生的应力方向不再集中，而是被不规则的分散，从而减小了应力，由于应力受体的晶格结构发生变化，即从根本上改变了产生应力的因素，消除了STI应力产生的原因，从而减小了STI应力效应，提高了半导体器件的性能。

并且，本发明实施例的方法由于是在STI浅槽隔离区的制作过程上进行的改进，与设计布局的相关性很小，也就减小了对设计布局的依赖性，而且，由于只是在STI浅沟槽的侧壁和底部做了小剂量的离子注入，因此对半导体器件的其它电学参数的影响也很小。

附图说明

通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1为本发明实施例一公开的半导体器件制作方法的流程图；

图2-图7为本发明实施例二公开的半导体器件制作方法各步骤的剖面图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。