[发明专利]半导体管芯与导电柱的形成方法

说明书

技术领域

本发明涉及半导体的封装工艺，尤其涉及一种倒装芯片封装中的导电柱的结构及其形成方法。

背景技术

在半导体元件的封装中，倒装芯片技术扮演重要角色。倒装芯片微电子组装含有基板(如电路板)与倒装电子构件之间的直接电性连接，其内连线采用焊料凸块。倒装芯片封装的优点在于尺寸缩小、效能提高、以及封装芯片的可挠性，因此倒装芯片封装的成长速度远高于其他封装方法。

近来发展的铜柱技术中，采用铜柱而非焊料凸块将电子构件连接至基板。铜柱的间距较小，其短路桥接的可能性较低，可降低电路的电容负载并提高电子构件的操作频率。

然而，应力可能沿着铜柱与用以接合电子构件的焊料之间的界面造成碎裂。上述碎裂会造成漏电流，将造成严重的可信度问题。应力也可能沿着底填材料与铜柱之间的界面造成底填碎裂。底填碎裂会传递至下方基板的低介电常数的介电层。

综上所述，目前亟需改良铜柱的结构与形成方法以应用于半导体晶片，使其具有强大的电性效能。

发明内容

为了克服现有技术存在的缺陷，本发明一实施例提供一种半导体管芯，包括基板；接合垫位于基板上；导电柱位于接合垫上，导电柱具有上表面、边缘侧壁、与高度；盖层位于导电柱的上表面上，并沿着导电柱的边缘侧壁延伸长度；以及焊料位于盖层的上表面上。

本发明另一实施例提供一种半导体管芯，包括基板；接合垫位于基板上；保护层位于焊料垫与基板上，开口具有第一开口；缓冲层位于保护层上，缓冲层具有第二开口，其中第一开口与第二开口形成组合开口，且组合开口具有侧壁并露出部分接合垫；凸块下冶金层衬垫组合开口的侧壁，位于缓冲层顶部上，并接触露出的部分接合垫；导电柱位于凸块下冶金层上，导电柱具有上表面、边缘侧壁、与高度；盖层位于导电柱的上表面上，并沿着导电柱的边缘侧壁延伸长度；以及焊料位于盖层的上表面上。

本发明又一实施例提供一种导电柱的形成方法，包括：形成接合垫于基板上；形成凸块下冶金层于接合垫上；形成图案化光致抗蚀剂层于凸块下冶金层上，图案化光致抗蚀剂层具有孔洞露出部分凸块下冶金层；将导电材料填入部分孔洞以形成导电柱于凸块下冶金层上，其中导电柱具有上表面、边缘侧壁、与高度；将盖层填入导电柱的上表面上的部分孔洞中，其中盖层沿着导电柱的边缘侧壁延伸长度；将焊料填入盖层的上表面上的部分孔洞中；以及移除图案化光致抗蚀剂层。

本发明可以改良铜柱的结构与形成方法以应用于半导体晶片，使其具有强大的电性效能。

附图说明

图1-图8是本发明一个或多个实施例中，形成半导体结构的工艺中不同步骤的结构剖视图。

【主要附图标记说明】

H～导电柱高度；L～长度；101～基板；103～内连线层；105～第一保护层；107～保护垫；108、114～侧壁；109～第二保护层；111～开口；113～缓冲层；115～组合开口；117～凸块下冶金层；119～光致抗蚀剂层；121～孔洞；123～导电柱；125～导电柱上表面；127～导电柱边缘侧壁；129～盖层；131～焊料；133～构件；135～底填材料

具体实施方式

下列说明中的实施例将公开如何形成并使用半导体结构。然而必需理解的是，这些实施例提供多种可行的发明概念，并可应用于多种特定内容中。特定实施例仅用以说明形成及使用实施例的特定方式，并非用以局限本发明的范围。

图1至图8是本发明一个或多个实施例中，形成半导体结构的工艺中不同步骤的结构剖视图。以下的“基板”指的是半导体基板，其上形成有多种层状结构与集成电路构件。基板的组成可为硅或半导体化合物如砷化镓、磷化铟、硅锗合金、或碳化硅。层状结构可为介电层、掺杂层、金属层、多晶硅层、和/或将某层连线至其他一层或多层的通孔插塞。集成电路构件可为晶体管、电阻、和/或电容。基板可为晶片的一部分，且晶片含有多个半导体管芯形成于基板表面上，其中每一管芯含有一个或多个集成电路。多个半导体管芯之间隔有切割线(未图示)。后续工艺步骤将施加于基板表面上的一个或多个半导体管芯。