[发明专利]用于等离子显示屏驱动芯片的SOI器件

说明书

技术领域

本发明涉及半导体功率器件技术领域，特别涉及一种用于等离子显示屏驱动芯片的SOI器件。

背景技术

随着多媒体及高清晰度电视的出现，以PDP(Plasma Display Panel，等离子显示屏)为代表的平板电视正快速走进人们的生活。高清化、数字化、平板化成为彩电的发展方向。PDP具有视角大、响应快、厚度小、屏幕大以及全数字化工作等特点，是高清数字化电视、大型壁挂电视和多媒体终端的理想显示器件。因此应用前景广泛。

随着等离子显示屏朝着大尺寸和高分辨率的方向发展，单个屏幕所需的驱动芯片数目显著增加，这就对驱动芯片提出了多输出和紧缩面积的需求。等离子显示屏驱动芯片中，高压器件通过逻辑控制输出高压，其占据了芯片的大部分面积，为紧缩面积高压器件结构的设计就变得至关重要。等离子显示屏驱动芯片的性能以及成本的高低，直接决定了PDP电视整机的性能和成本。

文献1(M.R.Lee，Oh-Kyong Kwon，S.S.Lee，et al.SOI High Voltage Integrated Circuit Technology for Plasma Display Panel Drivers.Proceedings of 1999 International Symposium on Power Semiconductor Devices and ICs，Vol.11：285-288)公开一种采用Extended Drain MOSFET(EDMOSFET)和介质隔离技术的用于PDP行扫描、列寻址驱动芯片的150V和250V SOI高压集成电路技术。

如图1所示，该技术基于0.8μm CMOS，包括：n型衬底1，3μm埋氧层2，5.5μm SOI(Silicon-On-Insulator)层3，SOI层上具有HV-PMOS、HV-NMOS和LV-CMOS器件，各个器件间由槽侧壁氧化层14和槽内填充物83构成的介质隔离槽隔开；还包括：深n型杂质阱区4，深p型杂质阱区5，n型杂质阱区31、32和34，n型缓冲区33，p型杂质阱区41、42和43，n型杂质重掺杂区51-54和p型杂质重掺杂区61-64，分别与金属电极区91-97形成良好欧姆接触，栅氧化层12，多晶硅栅电极81-83。

HV-NMOS和HV-PMOS由介质隔离槽隔开，采用深槽介质隔离方式，避免了闩锁效应。然而由于较厚的SOI层，虽采用介质隔离的SOI技术，但n型杂质阱区32与深p型杂质阱区5、p型杂质阱区41与深n型杂质阱区4仍存在大面积的PN结，其并没有充分利用SOI技术的低漏电、低功耗优势；并且由于采用深槽介质隔离方式，需要进行深槽刻蚀、槽填充、平坦化等额外的工艺步骤，增加了工艺成本。而且，在高压器件HV-NMOS和HV-PMOS发生击穿时，器件埋氧层承担的耐压小于90V/μm。

文献2(Ming Qiao，Bo Zhang，Zhiqiang Xiao，Jian Fang，Zhaoji Li.High-Voltage Technology Based on Thin Layer SOI for Driving Plasma Display Panels.Proceedings of 2008 International Symposium on Power Semiconductor Devices and ICs，Vol.20：52-55)公开了一种用于PDP寻址驱动电路的薄层SOI技术。

如图2所示，该技术采用2μm埋氧层和1μm SOI层，包括：p型衬底1，埋氧层2，SOI层3，其上置有高压nLDMOS(n-channel Lateral Double-diffused MOSFET)、高压pLDMOS(p-channel Lateral Double-diffused MOSFET)、低压NMOS和低压PMOS器件，各个器件间通过LOCOS(Local Oxidation of Silicon)进行隔离；还包括：p型杂质阱区31、33，分别用于形成低压NMOS和高压nLDMOS的体区，p型缓冲区32，p型漂移区34，n型杂质阱区41、42，分别用于形成低压PMOS和高压pLDMOS的体区，n型缓冲区43，n型漂移区44，n型杂质重掺杂区51-54，p型杂质重掺杂区61-64，多晶硅栅电极81-84，场氧化层10，p型杂质场区13，以及LOCOS隔离区14。