[发明专利]一种提取含有冗余金属的互连结构的电容的方法

说明书

技术领域

本发明涉及电子设计自动化和半导体工艺制造技术领域，具体涉及一种通过建立电容查找表快速提取含有冗余金属的互连结构的电容的方法。

背景技术

在集成电路(Integrated Circuit，IC)的制造过程中，通常采用包括物理气相沉积、化学气相沉积在内的各种淀积方法将金属、电介质和其他材料淀积至硅片的表面，以形成分层的金属结构。电路通常包括多层金属结构，每一层金属之间又通过多个金属填充的通孔相连。因此，制造过程中一个关键的步骤在于形成将电路的各层之间进行连接的金属结构，使得电路具有很高的复杂性和电路密度。

为了获得制造多层电路所必须的平整度，通常使用化学机械抛光(Chemical Mechanical Polishing, CMP)工艺使金属介质层形貌平坦化。CMP工艺是一种借助抛光液的化学腐蚀作用以及超微粒子的研磨作用在被研磨的介质表面上形成光洁平坦表面的研磨工艺，被公认为是目前超大规模集成电路阶段最好的材料全局平坦化方法。

但当电路工艺节点降低至90nm以下，尤其到65nm和45nm以下时，CMP过程之后的表面厚度对底层金属形貌的依赖问题凸显出来，由于金属形貌不同而产生的厚度变化可大于30%。同时还带来两个重要问题：金属碟形和氧化层侵蚀。这两个问题也与版图图形特征如金属线宽和线间距密切相关。

冗余金属填充作为版图后期处理的一个过程，可以用来减少由于图案依赖性引起的CMP平整度问题。在CMP过程之前，将冗余金属填充物填到晶片上，从而使得IC芯片图案CMP后的厚度更加一致。而冗余金属填充带来的一个问题是，由于金属互连线间加入了多余的金属，使得线间电容增加，而线间电容的增加会影响电路的信号完整性(Signal Integrity, SI)，进而导致电路的功能错误。

因为在冗余金属填充后线间电容的增加会影响电路的性能，因此在设计中加入冗余金属后要准确的提取这种电容增加量从而对其对电路性能的影响做出准确的预测。现有的电容提取工具主要分为两大类，一种是2.5D的电容提取工具，由于在2.5D电容提取方法中没有考虑在设计流程中所加入的冗余金属的影响，因此在对含有冗余金属填充的互连结构无法准确提取电容；另一种是3D的场求解器，能够准确提取互连电容，但由于计算量的原因只能对含有少数互连的简单结构进行提取，无法进行全芯片级的提取。因此需要一种能够在全芯片级对含有冗余金属的互连结构进行准确电容提取的方法，既有很高的准确度，相应的计算量也要在可以接受的范围内。

发明内容

本发明的目的旨在至少解决上述技术问题之一，特别是解决现有的填充有冗余金属的电路版图中金属线间电容难以快速准确提取的问题。

为达到上述目的，本发明提出一种提取含有冗余金属的互连结构的电容的方法，其特征在于，包括以下步骤： A．建立电容查找表，包括：设计多个互连结构；对每个所述互连结构采用多个几何参数进行表征；对每个所述互连结构分别进行冗余金属填充；对每个所述互连结构进行电容提取；建立所述互连结构的电容查找表； B．对电路版图进行电容提取，包括：提供电路版图，所述电路版图包括含有冗余金属的互连结构；对所述电路版图进行结构划分，以形成一个或多个结构单元；对所述结构单元提取真实的几何参数；根据提取的真实的几何参数查询所述电容查找表，得到所述结构单元的电容值。

本发明通过在建立电容查找表的过程中增加预先填充冗余金属的步骤，从而快速准确地实现对含有冗余金属的版图电容的提取。本发明的优点在于：相对于2.5D的电容提取方法，正确考虑冗余金属的影响因而提取出的电容更加接近真实值；相对于3D的电容提取方法，将计算量集中在建立电容查找表过程中，从而减小对电路版图进行电容提取时的计算量，以加快速度。通过本发明提供的提取含有冗余金属的互连结构的电容的方法，既能够确保提取的电容精度符合要求，又能够确保电容提取消耗的时间在可以接受的范围内。

本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，本发明的附图是示意性的，因此并没有按比例绘制。其中：

图1为建立含有冗余金属互连结构的电容查找表的流程图；

图2-5为图1所示各步骤的示意图；

图6为对电路版图进行电容提取的流程图；

图7-10为图6所示各步骤的示意图。

具体实施方式