[发明专利]电压调节电路

权利要求书

1.电压调节电路，包含：

上拉p型阈值器件，将电源电压节点连接到输出电压节点，所述上拉p型阈值器件被配置成根据控制信号关断；

下拉栈，将所述输出电压节点连接到参考电压节点，所述下拉栈包含串联连接的下拉p型阈值器件和下拉n型阈值器件；以及

反相器，被配置成从所述输出电压节点接收输入且被配置成产生断开信号，

其中所述下拉n型阈值器件被配置成根据所述控制信号接通且所述下拉p型阈值器件被配置成根据所述断开信号关断。

2.根据权利要求1所述的电压调节电路，其中所述反相器包含在所述电源电压节点和所述参考电压节点之间串联连接的另一p型阈值器件和另一n型阈值器件，所述另一p型阈值器件将所述电源电压节点连接到断开节点且所述另一n型阈值器件将所述断开节点连接到所述参考电压节点，

其中所述另一p型阈值器件被配置成在来自所述输出电压节点的所述输入低于阈值电压时接通，所述另一n型阈值器件被配置成根据所述控制信号的反相版本接通，且所述断开信号被提供在所述断开节点处。

3.根据权利要求1所述的电压调节电路，其中所述输出电压节点为至少一个存储器位单元提供位单元电源电压。

4.根据权利要求3所述的电压调节电路，其中所述控制信号被配置成在所述至少一个存储器位单元的写过程期间有效。

5.根据权利要求4所述的电压调节电路，还包含被配置成根据写过程控制信号而产生所述控制信号的控制信号产生电路，

其中所述控制信号产生电路被配置成响应于功率选通信号使所述控制信号有效，而不管所述写过程控制信号如何。

6.根据权利要求5所述的电压调节电路，其中所述输出电压节点为多个存储器位单元提供所述位单元电源电压，且所述写过程控制信号包含被配置成在所述多个存储器位单元之间进行选择的复用器信号和写屏蔽控制信号。

7.根据权利要求3所述的电压调节电路，其中所述至少一个存储器位单元是至少一个SRAM存储器位单元。

8.根据权利要求3所述的电压调节电路，其中所述输出电压节点为一列存储器位单元提供位单元电源电压。

9.根据权利要求1所述的电压调节电路，其中所述反相器的切换阈值被配置为使得在所述控制信号有效之后所述断开信号导致所述下拉p型阈值器件在所述控制信号失效之前关断。

10.根据权利要求2所述的电压调节电路，其中所述另一p型阈值器件的切换阈值被配置为使得在所述控制信号有效之后所述断开信号导致所述下拉p型阈值器件在所述控制信号失效之前关断。

11.根据权利要求1所述的电压调节电路，其中所述反相器的切换阈值被配置为使得所述断开信号导致所述下拉p型阈值器件在达到来自所述输出电压节点的所述输入的阈值电压时关断。

12.根据权利要求2所述的电压调节电路，其中所述另一p型阈值器件的切换阈值被配置为使得所述断开信号导致所述下拉p型阈值器件在达到来自所述输出电压节点的所述输入的所述阈值电压时关断。

13.根据权利要求1所述的电压调节电路，其中所述上拉p型阈值器件和所述下拉p型阈值器件是PMOS阈值器件且所述下拉n型阈值器件是NMOS阈值器件。

14.根据权利要求2所述的电压调节电路，其中所述另一p型阈值器件是PMOS阈值器件且所述另一n型阈值器件是NMOS阈值器件。

15.根据权利要求1所述的电压调节电路，其中所述上拉p型阈值器件大于所述下拉n型阈值器件和所述下拉p型阈值器件。

16.一种包含根据权利要求1所述的电压调节电路的存储器件。

17.电压调节电路，包含：

上拉p型阈值装置，用于将电源电压节点连接到输出电压节点，所述上拉p型阈值装置被配置成根据控制信号关断；

下拉栈装置，用于将所述输出电压节点连接到参考电压节点，所述下拉栈装置包含串联连接的下拉n型阈值器件和下拉p型阈值器件；以及

反相装置，用于从所述输出电压节点接收输入且产生断开信号，

其中所述下拉n型阈值器件被配置成根据所述控制信号接通且所述下拉p型阈值器件被配置成根据所述断开信号关断。

18.电压调节电路，包含：

下拉n型阈值器件，将参考电压节点连接到输出电压节点，所述下拉n型阈值器件被配置成根据控制信号切换；

上拉栈，将所述输出电压节点连接到电源电压节点，所述上拉栈包含串联连接的上拉p型阈值器件和上拉n型阈值器件；以及

反相器，被配置成从所述输出电压节点接收输入且被配置成产生断开信号，

其中所述上拉p型阈值器件被配置成根据所述控制信号切换且所述上拉n型阈值器件被配置成根据所述断开信号切换。