[发明专利]赝超晶格功率半导体器件结构及其实现方法

说明书

技术领域

本发明涉及半导体功率晶体管或开关，特别是涉及到功率MOS和IGBT器件的元胞结构及其制造方法。

背景技术

功率半导体器件广泛应用于计算机、网络通信、消费电子、工业电子、汽车电子以及半导体照明等。近年来，随着便携式手持设备的广泛使用和节能环保理念逐渐深入人心，电能的有效变换和利用越来越得到重视和研究。作为电源管理领域的核心器件，功率MOS器件和IGBT由于具备电压驱动、安全工作区宽、正温度系数、功率密度高等显著优点，得到了日益广泛的应用。

在非钳位电感性开关(UIS，Unclamped Inductive Switching)应用中，功率MOS器件和IGBT的寄生晶体管有可能开启，从而进入三极管或晶闸管导通状态，导致器件失控烧毁。

图1(a)示出了在N沟道功率MOS管在非钳位电感性开关中，器件处于电压击穿时的电流路径，以及寄生晶体管Q_P、寄生电阻R_BB’和寄生电阻R_B’S。图1(b)示出了图1(a)的等效电路。当寄生NPN晶体管Q_P尚未开启时，雪崩电流I_A依次流过寄生电阻R_BB’和寄生电阻R_B’S。此时，Q_P的基极-射极电压V_BE＝I_A*(R_BB’+R_B’S)。对于由硅材料制造的器件，当V_BE达到Q_P的开启电压V_BE(约0.6V)时，寄生晶体管Q_P开启，绝大部分的雪崩电流将直接从D端流经Q_P到达S端，器件失控。

传统上，提升器件UIS能力的主要途径是设法降低寄生电阻R_BB’和寄生电阻R_B’S，从而减小雪崩击穿时的Q_P的基极-射极电压V_BE，防止Q_P开启。

Christopher Kocon和Jun Zeng等人提出了通过薄介质隔离层108进行高能量高浓度硼离子注入，在N+源区104下形成P+埋层区110，以此降低R_BB’的方法，如图2(a)所示。[1]

产业界广泛利用接触孔作为自对准图形，先后进行高能量的P+离子注入和低能量的P+离子注入，如图2(b)所示，前者改变了P阱103的杂质浓度分布，防止了穿通击穿(Punch-through breakdown)，后者有利于形成欧姆接触。两者都有效地减小了寄生电阻R_B’S。

但是，仅仅减小寄生电阻R_BB’和寄生电阻R_B’S具有明显的局限性，尤其是考虑到功率半导体器件较大的发热量及由此导致的高结温。

1.随着温度升高，R_BB’和R_B’S的阻值会明显增大；

2.随着温度升高，寄生晶体管的开启电压V_BE(ON)会明显减小。在器件的典型工作结温下，V_BE(ON)有时会减小到约0.3V。

[1]Christopher Kocon，Jun Zeng and Rick Stokes，“Implant spacer optimization for the improvement of power MOSFETs’unclamped inductive switching(UIS)and high temperature breakdown”，ISPSD，2000.

发明内容

本发明公布了一种赝超晶格功率半导体器件结构及其实现方法，其能够有效地防止器件寄生晶体管的开启，提高器件非钳位电感性开关应用中的坚固性和可靠性。其包括：器件所在的晶圆采用第一种半导体基体元素。通过薄介质隔离层离子注入引入第二种半导体基体元素，或(和)通过接触孔离子注入引入第二种半导体基体元素。第二种半导体基体元素具有比第一种半导体基体元素更宽的禁带宽度。第二种半导体基体元素与第一种半导体基体元素形成化合物半导体结构，在器件阱区和源区的P/N结处局域化地形成赝超晶格或异质结结构。其中：