[发明专利]一种精确制作叠层元件的方法

说明书

技术领域

本发明涉及一种精确制作叠层元件的方法。 

背景技术

现在，通过陶瓷生带叠层制造的电感元件的电感值，与设计值有较大的偏差。对此，行业的通常做法是：把电感元件的电感值制造的比设计值大，然后通过增加通孔层来降低电感元件的电感，从而达到接近设计值。其制作过程可以参见图2所示。 

这样处理，尽管能在较大的范围内，制作出符合一定精度要求的叠层元件，但是，在试制的过程中，必须重新设计通孔层的参数，并在原有的叠层元件增加通孔层，工艺复杂，效率很低，且很难精确接近设计值，同时会浪费很多用作通孔层的陶瓷生带；电感的线圈长度增加，所耗费的金属材料增加。另外，当将电感元件的电感值做的比设计值小的时候，则不能通过上述方案进行调整电感值，从而造成电感元件的浪费。 

目前，对于能够快速大批量的制作出高精度叠层元件的要求越来越高，传统的试制方法越来越不能满足效率上的要求。 

发明内容

本发明所要解决的技术问题是提出一个可以简便、效率和精确的试制出符合进度要求的电感等叠层元件的方法，以便为大规模高精度的制作叠层元件提供相应的模板。 

对此，本发明提供一种精确制作叠层元件的方法，包括： 

介质层制作步骤：制作至少两种类型的附有电器部分的介质层；

预制造步骤：将不同类型的所述介质层按一定的顺序排列，制作叠层元件；

测量步骤：测量该叠层元件获得测量值，将该测量值与预设的标准值相比较，如果该测量值与所述标准值的偏差在设定的范围内，则制作叠层元件完毕；否则，

调整步骤：调整所述介质层的顺序，制作另一个叠层元件，然后进行所述测量步骤。

不同的介质层之间不同排列，将引起诸如介质层上的电气部分之间的关系的改变，进而能够获得不同的诸如阻抗、电感值等不同的电器特性。采用上述技术方案，通过改变不同类型的介质层之间的排列关系，就能够改变试制的叠层元件的诸如电感值等电子元件的电子特性，以获得与预先设定的标准值相符的叠层元件。与现有技术相比，上述技术方案的优点包括，不需要重新设计通孔层的参数，也不需要在原有的叠层元件上增加通孔层，工艺简单，效率更高。 

优选的，所述介质层采用陶瓷生带。 

进一步的，所述电器部分包括：采用印刷方式附于所述陶瓷生带上的内部电极。 

优选的，不同的所述介质层的类型数不小于3。 

进一步的优选例中，所述预制造步骤中，厚度最大的介质层处于最中间位置；越靠近该厚度最大的介质层的介质层，其厚度也越大。 

另一个进一步的优选例中，所述预制造步骤中，厚度最小的介质层处于最中间位置；越靠近该厚度最小的介质层的介质层，其厚度也越小。 

附图说明

图1是现有技术中试制叠层元件的方法一种实施例的流程图； 

图2是本发明精确制作叠层元件的方法一种实施例的流程图； 

图3是图2所示实施例的一种具体结构简要说明； 

图4为本发明方法的一个具体实施例中的四种陶瓷生带的俯视图； 

图5为图4中四种陶瓷生带的侧面剖视图； 

图6为图4具体实施例的组装爆炸图。 

具体实施方式

下面结合附图，对本发明的较优的实施例作进一步的详细说明： 

如图2所示，具体说明如下：

步骤100：先用至少两片以上的不同厚度的带有电气层的介质层制作而成电子叠层元件；

步骤101：然后测量该电子叠层元件的电感值或阻抗值，

步骤102：若电感值或阻抗值与设计值的偏差在设定范围之外，则

步骤103：调整介质层的叠层顺序，进行所述步骤100；

直至制作出来的电子叠层元件的电感值与设计值的偏差在设定范围之内。

结合图3，对图2所示的实施例的原理进行说明。 

电气层之间介质层的厚度不同会引起电子叠层元件的电感值或阻抗值的变化。 

图3为两个不同厚度的介质片的顺序进行调整的示意图。其中，P1：第一电气层；D1：第一介质层；H1：第一通孔；h1：第一介质层D1的厚度；P2：第二电气层；D2：第二介质层；H2：第二通孔；h2：第一介质层D2的厚度。