[发明专利]半导体封装件及其制造方法

说明书

技术领域

本发明是有关于一种半导体封装件及其制造方法，且特别是有关于一种具有容置空间的半导体封装件及其制造方法。

背景技术

传统半导体封装件包括芯片组、基板、焊线及焊球。芯片组包括上芯片及下芯片，上芯片及下芯片以焊球作电性连接。芯片组以下芯片设于基板上，焊线连接下芯片与基板。

然而，从上芯片到基板的电性路径依序经过焊球、下芯片及焊线，如此长的电性路径将导致处理信号的效率无法有效提升。

发明内容

本发明有关于一种半导体封装件及其制造方法，半导体封装件的芯片到基板的电性路径短，可加速处理信号的效率。

根据本发明的第一方面，提出一种半导体封装件，半导体封装件包括一第一基板、一第二基板、一第一芯片及一第二芯片；第二基板设于第一基板上并定义一容置空间；第二基板包括一基材、一导通孔结构及一绝缘结构；基材具有一贯孔，导通孔结构形成于贯孔内，绝缘结构隔离该导通孔结构与基材；第一芯片设于第二基板上且具有一周缘部，周缘部的位置对应于第二基板；第二芯片连接于第一芯片上且位于容置空间内。

根据本发明的第一方面，提出一种半导体封装件的制造方法。制造方法包括以下步骤。提供一第一基板；提供一第二基板，其中第二基板定义一容置空间且包括一基材、一导通孔结构及一绝缘结构，基材具有一贯孔，导通孔结构形成于贯孔内，绝缘结构隔离导通孔结构与基材；提供一第一芯片，其中第一芯片具有一周缘部；提供一第二芯片；连接第一芯片、第二芯片、第一基板及第二基板，其中第二基板设于第一基板上，第一芯片设于第二基板上，第一芯片的周缘部的位置对应于第二基板，第二芯片连接于第一芯片上且位于容置空间内；以及，形成一封装体包覆第一芯片、第二芯片及第二基板。

为了对本发明的上述及其它方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：

附图说明

图1绘示依照本发明一实施例的半导体封装件的剖视图。

图2绘示图1中局部2’的放大剖视图。

图3绘示图1中第一芯片、第二芯片及第二基板的上视图。

图4绘示另一实施例的第一芯片、第二芯片与第二基板的设置型态示意图。

图5绘示再一实施例的第一芯片、第二芯片与第二基板的设置型态示意图。

图6绘示又一实施例的第一芯片、第二芯片与第二基板的设置型态示意图。

图7绘示依照本发明较佳实施例的半导体封装件的制造方法流程图。

主要组件符号说明：

100、200、300、400：半导体封装件

102：第一基板

104、204、304a、304a1、304a2、304a3、404：第二基板

106、206、306、406：第一芯片

106a、206a、306a、306a1、306a2、306a3：周缘部

104b、106b：下表面

102c、108c：上表面

108：第二芯片

110：第一电性接点

112：第二电性接点

114：第三电性接点

116：芯片堆栈结构

118：封装体

102s、118s：外侧面

120：基材

122：导通孔结构

124a、124b：绝缘结构

126、226、326、426：容置空间

128：贯孔

130：第一面

132：第二面

134：第一介电层

136：第二介电层

138：第一导电层

140：第二导电层

142、446：外侧面

具体实施方式

请参照图1，其绘示依照本发明一实施例的半导体封装件的剖视图。半导体封装件100包括第一基板102、至少一第二基板104、第一芯片106、第二芯片108、多个第一电性接点110、多个第二电性接点112、多个第三电性接点114及封装体118。其中，第一电性接点110、第二电性接点112及第三电性接点114例如是焊球(solder ball)、导电柱(conductive pillar)或接垫(pad)。

第一基板102例如是多层板。即，第一基板102具有沿厚度方向配置的数层线路层，该些线路层的二层以导电结构电性连接。