[发明专利]大容量数据采集装置及其数据传输方法

说明书

技术领域

本发明涉及板间数据传输技术，特别是涉及一种大容量数据采集装置及其数据传输方法的技术。

背景技术

电力系统中的很多自动化设备都设有数据采集装置，且大部分设备的数据采集量都比较大。

电力系统中现有自动化设备的数据采集装置都有一块数据采集主板和多块扩展子板组成，在数据采集主板上设有CPU，由于CPU的总线周期不可任意加长，一般总线速度最低也要十几兆赫兹，因此随着扩展板件数量的增加，信号传输路径也会随之增加，使得采用传统的CPU数据总线进行板间互联的方式会由于传输信号的频率较高（一般为几十兆）而使传输信号面临着电磁兼容的问题，如果板间采用传统的串行通信方式则会由于每个扩展子板都需要增加CPU支持而会大幅增加硬件成本，而且随着扩展子板数量的增加，CPU以串行通信方式依序逐个访问各扩展子板所需时间也较长，会影响到数据的实时性。

发明内容

针对上述现有技术中存在的缺陷，本发明所要解决的技术问题是提供一种能简化电磁兼容设计，且结构简单，成本低廉，数据实时性高的大容量数据采集装置及其数据传输方法。

为了解决上述技术问题，本发明所提供的一种大容量数据采集装置，包括一块数据采集主板和多块扩展子板，所述数据采集主板上设有CPU，所述CPU设有数据接口，每块扩展子板均设有一三线串行通信接口，每块扩展子板上的三线串行通信接口均有三个接线端，分别为使能信号输入端、时钟信号输入端、串行数据输出端，其特征在于：所述数据采集主板上还设有一用于管理各扩展子板的FPGA；

所述FPGA设有一使能信号输出端、一时钟信号输出端，并设有与各扩展子板一一对应的多个串并转换模块，及与各串并转换模块一一对应的多个存储模块；

每个串并转换模块均设有一串行数据输入端、一并行数据接口；

每个存储模块均设有一数据输入口、一数据输出口，各存储模块的数据输出口连接到CPU的数据接口，每个存储模块的数据输入口连接到其对应串并转换模块的并行数据接口；

每块扩展子板上的三线串行通信接口的串行数据输出端连接到其对应串并转换模块的串行数据输入端，各扩展子板上的三线串行通信接口的使能信号输入端连接到FPGA的使能信号输出端，各扩展子板上的三线串行通信接口的时钟信号输入端连接到FPGA的时钟信号输入端。

本发明所提供的大容量数据采集装置的数据传输方法，其特征在于：FPGA通过其使能信号输出端和时钟信号输出端定时向各扩展子板发送使能信号和时钟信号；

各扩展子板上的三线串行通信接口的使能信号输入端和时钟信号输入端接收到FPGA发送的使能信号和时钟信号后，即按照时钟信号的时序通过其三线串行通信接口的串行数据输出端以串行通信方式发送数据给对应的串并转换模块；

各串并转换模块收到对应扩展子板送来的串行数据后，先将收到的串行数据转换为并行数据，再将转换后的并行数据发送至对应的存储模块中存储；

CPU需要读取其中一块扩展子板的数据时，即通过其数据接口读取与该扩展子板相对应的存储模块中的数据。

本发明提供的大容量数据采集装置及其数据传输方法，利用FPGA定时向各扩展子板发送使能信号和时钟信号，各扩展子板根据FPGA发送的信号，以串行通信方式将数据实时传输至FPGA中的各存储模块中存储，CPU通过访问各存储模块获取各扩展子板的数据，由于仅加装了一片FPGA，各扩展子板上无需加装CPU，其结构比较简单，实现成本也比较低，而且由于板间数据是以串行通信方式传输的，因此电磁兼容设计也比较简单，而CPU是通过数据总线访问各子板的数据的，因此数据实时性也较高。

附图说明

图1是本发明实施例的大容量数据采集装置的结构框图。

具体实施方式

以下结合附图说明对本发明的实施例作进一步详细描述，但本实施例并不用于限制本发明，凡是采用本发明的相似结构及其相似变化，均应列入本发明的保护范围。

如图1所示，本发明实施例所提供的一种大容量数据采集装置，包括一块数据采集主板和多块扩展子板，所述数据采集主板上设有CPU（中央处理器），所述CPU设有数据接口，每块扩展子板均设有一三线串行通信接口，每块扩展子板上的三线串行通信接口均有三个接线端，分别为使能信号输入端、时钟信号输入端、串行数据输出端，其特征在于：所述数据采集主板上还设有一用于管理各扩展子板的FPGA（可编程逻辑门阵列）；

所述FPGA设有一使能信号输出端、一时钟信号输出端，并设有与各扩展子板一一对应的多个串并转换模块，及与各串并转换模块一一对应的多个存储模块；